INTEL PCIE轉(zhuǎn)4路千兆以太網(wǎng)芯片ethernet-controller-i350 995頁(yè)
標(biāo)簽： intel pcie 以太網(wǎng) ethernet
上傳時(shí)間： 2022-02-23
上傳用戶(hù)：
一種通用微型飛行控制器設(shè)計(jì) 105頁(yè)摘 要 微小型無(wú)人機(jī)(Micro／Mini UnmannedAerial Vehicle，M【，AV)在現(xiàn)代軍事和國(guó)民經(jīng)濟(jì)中發(fā) 揮著越來(lái)越重要的作用。飛行控制器是無(wú)人機(jī)系統(tǒng)的核心，它自動(dòng)采集無(wú)人機(jī)的各種飛行參數(shù)， 輸出舵面／油門(mén)指令以控制無(wú)人機(jī)的姿態(tài)和軌跡，使無(wú)人機(jī)能在沒(méi)有人工操縱干預(yù)的情況下自主 飛行，完成預(yù)定的任務(wù)。因此，研制高性能的飛行控制器對(duì)改善無(wú)人機(jī)的飛行性能以及提高任 務(wù)完成效率都具有重要的意義。 本文著重研究一種通用微型飛行控制器(General Micro Flight Controller，GMFC)，以適用 于小型／微型固定翼飛行器、旋翼飛行器、飛艇以及移動(dòng)機(jī)器人的控制。論文的主要工作涉及 GMFC的硬件設(shè)計(jì)與軟件實(shí)現(xiàn)，具體內(nèi)容包括： 1)分析了微型飛行控制器在國(guó)內(nèi)外的研究現(xiàn)狀和發(fā)展趨勢(shì)，根據(jù)任務(wù)需求和設(shè)計(jì)指標(biāo)確定 一種通用型、微型化、低功耗、高性能、低成本的嵌入式微型飛行控制器的整體方案。 2)設(shè)計(jì)了基于ARM的通用微型飛行控制器的硬件系統(tǒng)，包括主控模塊、慣性測(cè)量單元、 靜壓高度計(jì)、遙控信號(hào)接收單元、數(shù)據(jù)通信模塊、電源模塊、附加傳感器模塊等；完成了整個(gè) 控制器的PCB制作以及對(duì)所有電路的調(diào)試工作，使得系統(tǒng)運(yùn)作正常。 3)研究了基于卡爾曼濾波算法的姿態(tài)參考系統(tǒng)，并對(duì)姿態(tài)參考系統(tǒng)的靜態(tài)性能和動(dòng)態(tài)性能 進(jìn)行測(cè)試。 4)設(shè)計(jì)了小型四旋翼飛行器本體平臺(tái)并對(duì)其進(jìn)行動(dòng)力學(xué)建模仿真； 5)在此基礎(chǔ)上，結(jié)合四旋翼飛行器試驗(yàn)平臺(tái)設(shè)計(jì)了飛行控制律，開(kāi)發(fā)了GMFC的軟件系 統(tǒng)，并開(kāi)展物理實(shí)驗(yàn)驗(yàn)證。
標(biāo)簽： 飛行控制器
上傳時(shí)間： 2022-03-15
上傳用戶(hù)：zhaiyawei
usb+serial+controller驅(qū)動(dòng)
標(biāo)簽： usb 驅(qū)動(dòng)
上傳時(shí)間： 2022-05-04
上傳用戶(hù)：XuVshu
INTRODUCTION In the past, adding speech recording and playback capability to a product meant using a digital signal processor or a specialized audio chip. Now, using a simplified Adaptive Differential Pulse Code Modulation(ADPCM) algorithm, these audio capabilities can be added to any PICmicro device. This application note will cover the ADPCM compression and decompression algorithms, performance comparison of all PICmicro devices, and an application using a PIC16C72 Micro-controller.DEFINITION OF TERMS step size -value of the step used for quantization of ana-log signals and inverse quantization of a number of steps.quantization -the digital form of an analog input signal is represented by a finite number of steps.adaptive quantization -the step size of a quantizer is dramatically changed with time in order to adapt to a changing input signal.inverse quantizer -a finite number of steps is converted into a digital representation of an analog signal.
上傳時(shí)間： 2022-06-20
上傳用戶(hù)：
RTS5411 USB3.0 HUB Controller v1.22011年，Realtek(瑞昱)開(kāi)發(fā)出了業(yè)界公認(rèn)的低功耗，高性能的USB3.0 Hub 主控，RTS5401-GR。它超小的體積(QFN76)和規(guī)范化的設(shè)計(jì)(USB IF認(rèn)證，BC1.2和支持蘋(píng)果設(shè)備快充)，贏得了行內(nèi)一致認(rèn)可。如今，打磨再打磨，瑞昱在原有的優(yōu)勢(shì)基礎(chǔ)上，又新推一款更具性?xún)r(jià)比的USB3.0 Hub 主控IC，RTS5411-GR。此款I(lǐng)C的推出目的就是優(yōu)化功耗，提高性能，降低客戶(hù)Bom成本。那么，此款主控到底有何改善和更新呢？ 眾所周知，目前世面上的Hub 主控，諸如創(chuàng)唯(GL3520) 威盛(VL812) 等等，都需要外掛一顆Flash，把配置文件(Bin文件)燒錄其中，才能控制各個(gè)下行端口的設(shè)置。 而且，還需要一顆降壓IC(5.5~3V to 1.2V)。 如此才能是整塊板子正常工作，達(dá)到設(shè)計(jì)要求。 而現(xiàn)在，RTS5411-GR內(nèi)置Efuse功能，可把Bin程序燒錄到IC內(nèi)部，這樣就省去外掛SPI FLASH，使客戶(hù)再次Cost Down. 另外，該IC已內(nèi)置降壓IC(5.5~3V to 1.2V) 因此，在整個(gè)Bom設(shè)計(jì)中，無(wú)需再加一顆降壓IC。 上述兩點(diǎn)，可以讓整個(gè)Bom節(jié)省大約RMB1.00的成本，這使得客戶(hù)的Hub產(chǎn)品更具價(jià)格優(yōu)勢(shì)！
上傳時(shí)間： 2022-06-22
上傳用戶(hù)：
UCGUI最新版源碼簡(jiǎn)介 UCGUI3.90版源碼有如下幾點(diǎn)新的變化. 1.這個(gè)版本的UCGUI提供了模擬器的源碼(早知我不用那么辛苦反編譯出模擬器源碼了,不過(guò)大家可以比較一下看). 2.還有JPEG圖版支持 3.ListView控件支持. 4.Menu菜單支持. 5.ScrollBar滾動(dòng)條支持. 6.multi-controller多控制器支持. 另外源碼上還有很多的調(diào)整, 將控件的功能分開(kāi)到各個(gè)文件當(dāng)中更易于將來(lái)擴(kuò)充, 大家仔細(xì)看看
上傳時(shí)間： 2013-07-11
上傳用戶(hù)：ywqaxiwang
隨著當(dāng)今科學(xué)技術(shù)的迅猛發(fā)展，數(shù)字圖像處理技術(shù)正在各個(gè)行業(yè)得到廣泛的應(yīng)用，而FPGA技術(shù)的不斷成熟改變了通常采用并行計(jì)算機(jī)或數(shù)字信號(hào)處理器(DSP)、專(zhuān)用集成電路(ASIC)等作為嵌入式處理器的慣例。可編程邏輯器件(FPGA)憑借其較低的開(kāi)發(fā)成本、較高的并行處理速度、較大的靈活性及其較短的開(kāi)發(fā)周期等特點(diǎn)，在圖像處理系統(tǒng)中有獨(dú)特的優(yōu)勢(shì)。 本文提出了一種基于FPGA的圖像采集處理系統(tǒng)解決方案，并選用低成本高性能的Altera公司的CycloneIII系列FPGA EP3C40F324為核心，設(shè)計(jì)開(kāi)發(fā)了圖像采集處理的軟硬件綜合系統(tǒng)。文章闡述了如何在FPGA中嵌入NiosII軟核處理器并完成圖像采集處理系統(tǒng)功能的設(shè)計(jì)方案。硬件電路上，系統(tǒng)設(shè)計(jì)了三塊電路板：FPGA核心處理板、圖像采集卡、圖像顯示卡，其中通過(guò)I2C總線(xiàn)對(duì)采集卡的工作模式進(jìn)行配置，在采集模塊控制下，將采集到的圖像數(shù)據(jù)存儲(chǔ)到SDRAM；根據(jù)VGA顯示原理及其時(shí)序關(guān)系，設(shè)計(jì)了VGA顯示輸出控制模塊，合成了VGA工作的控制信號(hào)，又根據(jù)VGA顯示器的工業(yè)標(biāo)準(zhǔn)，合成VGA接口的水平和幀同步信號(hào)。邏輯硬件上，應(yīng)用SOPCBuilder工具生成了FPGA內(nèi)部的邏輯硬件功能模塊，定制了NiosII IP core、CMOS圖像采集模塊、VGA Controller及其I2C總線(xiàn)接口，系統(tǒng)各模塊間通過(guò)Avalon總線(xiàn)連接起來(lái)。軟件部分，在NiosII內(nèi)核處理器上實(shí)現(xiàn)了彩色圖像顏色空間轉(zhuǎn)換、二值化、形態(tài)學(xué)腐蝕處理及其目標(biāo)定位等算法。實(shí)驗(yàn)結(jié)果證明了本文提出的方案及算法的正確性，可行性。
標(biāo)簽： FPGA 圖像采集 處理系統(tǒng)
上傳時(shí)間： 2013-08-05
上傳用戶(hù)：woshiyaosi
本文介紹了基于軟PLC(Programmable Logic Controller，可編程控制器)的嵌入式技術(shù)起源和背景，綜述了基于軟PLC的嵌入式系統(tǒng)的關(guān)鍵技術(shù)和優(yōu)點(diǎn)，最后介紹了其設(shè)計(jì)和實(shí)現(xiàn)的方法。 基于軟PLC的嵌入式系統(tǒng)的研究與實(shí)現(xiàn)分為開(kāi)發(fā)系統(tǒng)和運(yùn)行系統(tǒng)(又稱(chēng)為虛擬機(jī)系統(tǒng))。本文概述了開(kāi)發(fā)系統(tǒng)，其運(yùn)行于PC機(jī)的操作系統(tǒng)如Windows或者Linux等，為用戶(hù)提供一個(gè)大眾化的編程環(huán)境，它包含編輯器、編譯器、連接器、調(diào)試器和通信接口幾個(gè)部分。編輯界面友好，可以讓用戶(hù)方便的使用LD、ST和FBD三種語(yǔ)言編寫(xiě)程序，編譯器和連接器將源程序文件編譯和連接成虛擬機(jī)系統(tǒng)可執(zhí)行的目標(biāo)代碼文件；分析了開(kāi)發(fā)系統(tǒng)，其中詳細(xì)描述了編譯模塊的編制過(guò)程，實(shí)現(xiàn)了將指令表語(yǔ)言轉(zhuǎn)換為運(yùn)行系統(tǒng)能夠識(shí)別的C/C++指令的功能；詳細(xì)地研究了梯形圖轉(zhuǎn)換為指令表語(yǔ)言，以及由指令表語(yǔ)言向梯形圖語(yǔ)言的算法和數(shù)據(jù)結(jié)構(gòu)。調(diào)試器借助于虛擬機(jī)運(yùn)行系統(tǒng)提供的服務(wù)可完成對(duì)應(yīng)用程序的調(diào)試糾錯(cuò)；討論了uCLinux操作系統(tǒng)和編譯調(diào)試技術(shù)，以及采用ModBus/TCP工業(yè)通信協(xié)議的通信接口用于開(kāi)發(fā)系統(tǒng)和運(yùn)行系統(tǒng)之間的通信。 另一方面，本文分析了虛擬機(jī)運(yùn)行系統(tǒng)，它運(yùn)行于安裝了uCLinux的ARM7平臺(tái)上，包括運(yùn)行內(nèi)核模塊、系統(tǒng)管理模塊和通信接口模塊。由于uCLinux沒(méi)有MMU和本身對(duì)實(shí)時(shí)性沒(méi)有什么要求，而針對(duì)基于軟PLC的嵌入式系統(tǒng)的研究與實(shí)現(xiàn)要求，本文在對(duì)其進(jìn)行了uCLinux小型化研究的同時(shí)探討了雙內(nèi)核實(shí)時(shí)性方案，解決了uCLinux實(shí)時(shí)性不足的問(wèn)題。運(yùn)行內(nèi)核模塊調(diào)度和執(zhí)行應(yīng)用程序并管理時(shí)鐘。系統(tǒng)管理模塊管理系統(tǒng)狀態(tài)和內(nèi)存。通信模塊用于開(kāi)發(fā)系統(tǒng)及I/O設(shè)備通信。在此基礎(chǔ)上，對(duì)基于軟PLC的嵌入式系統(tǒng)的進(jìn)行了設(shè)計(jì)與實(shí)現(xiàn)，并通過(guò)試驗(yàn)將編譯的目標(biāo)代碼傳遞到基于軟PLC的嵌入式運(yùn)行系統(tǒng)中，實(shí)現(xiàn)了控制功能，驗(yàn)證了生成目標(biāo)代碼的正確性和開(kāi)發(fā)系統(tǒng)的可行性，實(shí)現(xiàn)了編輯界面友好，系統(tǒng)開(kāi)放，性?xún)r(jià)比較高的軟PLC嵌入式系統(tǒng)，達(dá)到了預(yù)期的目標(biāo)，具有一定理論和應(yīng)用價(jià)值。
標(biāo)簽： PLC 軟 嵌入式系統(tǒng)
上傳時(shí)間： 2013-04-24
上傳用戶(hù)：jiiszha
通用異步收發(fā)器UART(Universal Asynchronous Receiver/Transmitter)是廣泛使用的串行傳輸協(xié)議。串行外設(shè)用到異步串行接口一般采用專(zhuān)用集成電路實(shí)現(xiàn)。但是這類(lèi)芯片一般包含許多輔助模塊，而時(shí)常不需要使用完整的UART的功能和輔助功能，或者當(dāng)在FPGA上設(shè)計(jì)時(shí)，需要將UART功能集成到FPGA內(nèi)部而不能使用芯片。藍(lán)牙主機(jī)控制器接口則是實(shí)現(xiàn)主機(jī)設(shè)備與藍(lán)牙模塊之間互操作的控制部件。當(dāng)在使用藍(lán)牙設(shè)備的時(shí)候尤其是在監(jiān)控場(chǎng)所，接口控制器在控制數(shù)據(jù)與計(jì)算機(jī)的傳輸上就起了至關(guān)重要的作用。 論文針對(duì)信息技術(shù)的發(fā)展和開(kāi)發(fā)過(guò)程中的實(shí)際需要，設(shè)計(jì)了一個(gè)藍(lán)牙HCI-UART(Host Controller Interface-Universal Asynchronous Receiver/Transmitter)控制接口的模塊。使用VHDL將其核心功能集成，既可以單獨(dú)使用，也可集成到系統(tǒng)芯片中，并且整個(gè)設(shè)計(jì)緊湊、穩(wěn)定且可靠，其用途廣泛，具有一定的使用價(jià)值。 本設(shè)計(jì)采用TOP-DOWN設(shè)計(jì)方法，整體上分為UART接口和藍(lán)牙主機(jī)控制器接口兩部分。首先根據(jù)UART和藍(lán)牙主機(jī)控制器接口的實(shí)現(xiàn)原理和設(shè)計(jì)指標(biāo)要求進(jìn)行系統(tǒng)設(shè)計(jì)，對(duì)系統(tǒng)劃分模塊以及各個(gè)模塊的信號(hào)連接；然后進(jìn)行模塊設(shè)計(jì)，設(shè)計(jì)出每個(gè)模塊的功能，并用VHDL語(yǔ)言編寫(xiě)代碼來(lái)實(shí)現(xiàn)模塊功能；再使用ISE8.2I自帶的仿真器對(duì)各模塊進(jìn)行功能仿真和時(shí)序仿真；最后進(jìn)行硬件驗(yàn)證，在Virtex-II開(kāi)發(fā)板上對(duì)系統(tǒng)進(jìn)行功能驗(yàn)證。實(shí)現(xiàn)了發(fā)送、接收和波特率發(fā)生等功能，驗(yàn)證了結(jié)果，表明設(shè)計(jì)正確，功能良好，符合設(shè)計(jì)要求。
標(biāo)簽： HCIUART FPGA 藍(lán)牙
上傳時(shí)間： 2013-07-13
上傳用戶(hù)：wfl_yy
可配置端口電路是FPGA芯片與外圍電路連接關(guān)鍵的樞紐，它有諸多功能：芯片與芯片在數(shù)據(jù)上的傳遞(包括對(duì)輸入信號(hào)的采集和輸出信號(hào)輸出)，電壓之間的轉(zhuǎn)換，對(duì)外圍芯片的驅(qū)動(dòng)，完成對(duì)芯片的測(cè)試功能以及對(duì)芯片電路保護(hù)等。 本文采用了自頂向下和自下向上的設(shè)計(jì)方法，依據(jù)可配置端口電路能實(shí)現(xiàn)的功能和工作原理，運(yùn)用Cadence的設(shè)計(jì)軟件，結(jié)合華潤(rùn)上華0.5μm的工藝庫(kù)，設(shè)計(jì)了一款性能、時(shí)序、功耗在整體上不亞于xilinx4006e[8]的端口電路。主要研究以下幾個(gè)方面的內(nèi)容： 1.基于端口電路信號(hào)寄存器的采集和輸出方式，本論文設(shè)計(jì)的端口電路可以通過(guò)配置將它設(shè)置成單沿或者雙沿的觸發(fā)方式[7]，并完成了Verilog XL和Hspiee的功能和時(shí)序仿真，且建立時(shí)間小于5ns和保持時(shí)間在0ns左右。和xilinx4006e[8]相比較滿(mǎn)足設(shè)計(jì)的要求。 2.基于TAP Controller的工作原理及它對(duì)16種狀態(tài)機(jī)轉(zhuǎn)換的控制，對(duì)16種狀態(tài)機(jī)的轉(zhuǎn)換完成了行為級(jí)描述和實(shí)現(xiàn)了捕獲、移位、輸出、更新等主要功能仿真。 3.基于邊界掃描電路是對(duì)觸發(fā)器級(jí)聯(lián)的構(gòu)架這一特點(diǎn)，設(shè)計(jì)了一款邊界掃描電路，并運(yùn)用Verilog XL和Hspiee對(duì)它進(jìn)行了功能和時(shí)序的仿真。達(dá)到對(duì)芯片電路測(cè)試設(shè)計(jì)的要求。 4.對(duì)于端口電路來(lái)講，有時(shí)需要將從CLB中的輸出數(shù)據(jù)實(shí)現(xiàn)異或、同或、與以及或的功能，為此本文采用二次函數(shù)輸出的電路結(jié)構(gòu)來(lái)實(shí)現(xiàn)以上的功能，并運(yùn)用Verilog XL和Hspiee對(duì)它進(jìn)行了功能和時(shí)序的仿真。滿(mǎn)足設(shè)計(jì)要求。 5.對(duì)于0.5μm的工藝而言，輸入端口的電壓通常是3.3V和5V，為此根據(jù)設(shè)置不同的上、下MOS管尺寸來(lái)調(diào)整電路的中點(diǎn)電壓，將端口電路設(shè)計(jì)成3.3V和5V兼容的電路，通過(guò)仿真性能上已完全達(dá)到這一要求。此外，在輸入端口處加上擴(kuò)散電阻R和電容C組成噪聲濾波電路，這個(gè)電路能有效地抑制加到輸入端上的白噪聲型噪聲電壓[2]。 6.在噪聲和延時(shí)不影響電路正常工作的范圍內(nèi)，具有三態(tài)控制和驅(qū)動(dòng)大負(fù)載的功能。通過(guò)對(duì)管子尺寸的大小設(shè)置和驅(qū)動(dòng)大小的仿真表明：在實(shí)現(xiàn)TTL高電平輸出時(shí)，最大的驅(qū)動(dòng)電流達(dá)到170mA，而對(duì)應(yīng)的xilinx4006e的TTL高電平最大驅(qū)動(dòng)電流為140mA[8]；同樣，在實(shí)現(xiàn)CMOS高電平最大驅(qū)動(dòng)電流達(dá)到200mA,而xilinx4006e的CMOS驅(qū)動(dòng)電流達(dá)到170[8]mA。 7.與xilinx4006e端口電路相比，在延時(shí)和面積以及功耗略大的情況下，本論文研究設(shè)計(jì)的端口電路增加了雙沿觸發(fā)、將輸出數(shù)據(jù)實(shí)現(xiàn)二次函數(shù)的輸出方式、通過(guò)添加譯碼器將配置端口的數(shù)目減少的新的功能，且驅(qū)動(dòng)能力更加強(qiáng)大。
上傳時(shí)間： 2013-07-20
上傳用戶(hù)：頂?shù)弥?/p>
蟲(chóng)蟲(chóng)下載站版權(quán)所有 京ICP備2021023401號(hào)-1
