加密算法一直在信息安全領(lǐng)域起著極其重要的作用,它直接影響著國家的安全和發(fā)展.隨著計算機技術(shù)的飛速發(fā)展,原有的數(shù)據(jù)加密標(biāo)準(zhǔn)(DES)已不能滿足人們的保密要求.在未來的20年內(nèi),高級數(shù)據(jù)加密標(biāo)準(zhǔn)(AES)將替代DES成為新的數(shù)據(jù)加密標(biāo)準(zhǔn).在不對原有應(yīng)用系統(tǒng)作大的改動的情況下,3-DES算法有了很大的生存空間.該文介紹了DES和3-DES算法的概要,給出了一種電路實現(xiàn)模型,并基于XILINX公司的FPGA器件設(shè)計了IP核,介紹了I P核設(shè)計中主要模塊的設(shè)計方法.最后對該IP核進(jìn)行了分析,給出它的性能參數(shù).該課題系統(tǒng)地論述了基3-DES算法的密碼IP核設(shè)計全過程.文章首先闡述了該設(shè)計的課題背景,給出了使用VHDL方法設(shè)計密碼電路的特點和研究思路和特點,然后對IP核的設(shè)計環(huán)境和密碼算法進(jìn)行了介紹.在此基礎(chǔ)上,詳細(xì)討論了3-DES算法的密碼芯片設(shè)計方法和各個電路模塊實現(xiàn)的結(jié)構(gòu)圖,包括算法電路、譯碼電路、接口電路和控制模塊電路等.通過對各個模塊設(shè)計的介紹,闡明了使用VHDL語言設(shè)計專用集成電路的原理和特點.
標(biāo)簽：
IPCORE
FPGA
3DES
算法
上傳時間：
2013-04-24
上傳用戶：萌萌噠小森森
隨著安全通信數(shù)據(jù)速率的提高,關(guān)鍵數(shù)據(jù)加密算法的軟件實施成為重要的系統(tǒng)瓶頸.基于FPGA的高度優(yōu)化的可編程的硬件安全性解決方案提供了并行處理能力,并且可以達(dá)到所要求的加密處理性能(每秒的SSL或RSA運算次數(shù))基準(zhǔn).網(wǎng)絡(luò)的迅速發(fā)展,對安全性的需要變得越來越重要.然而,盡管網(wǎng)絡(luò)技術(shù)進(jìn)步很快,安全性問題仍然相對落后.由于FPGA所提供的設(shè)計優(yōu)勢,特別是新的高速版本,網(wǎng)絡(luò)系統(tǒng)設(shè)計人員可以在這些網(wǎng)絡(luò)設(shè)備中經(jīng)濟地實現(xiàn)安全性支持.FPGA是實現(xiàn)設(shè)計靈活性和功能升級的關(guān)鍵,對于容錯、IPSec協(xié)議和系統(tǒng)接口問題而言這兩點非常重要.而且,FPGA還為網(wǎng)絡(luò)系統(tǒng)設(shè)計人員提供了適應(yīng)不同安全處理功能以及隨著安全技術(shù)的發(fā)展方便地增加對新技術(shù)支持的能力.標(biāo)準(zhǔn)加密/解決以及認(rèn)證算法,如RC-4、DES、三次DES、MD-5以及安全哈希算法-1(SHA-1)被廣泛用于全球網(wǎng)絡(luò)安全系統(tǒng)中.本文介紹了基于PCI總線的加密卡的研制,硬件板卡的結(jié)構(gòu),著重論述了加密卡上加密模塊的實現(xiàn),即用FPGA實現(xiàn)3DES及IDEA、MD5算法的過程,加密卡的工作原理,加密卡中多種密碼算法的配置原理,最后對3DES算法及IDEA、MD5算法的實現(xiàn)進(jìn)行仿真,并繪制了板卡的原理圖,對PCI接口原理進(jìn)行了闡述.在論文中,首先闡述了數(shù)據(jù)加密原理.介紹了數(shù)據(jù)加密的算法和數(shù)據(jù)加密的技術(shù)發(fā)展趨勢,并重點說明了3DES的算法.由于加密卡的生存空間在于其高速的加密性能與便捷的使用方式,所以,我們的加密卡采用的是基于PCI插槽的結(jié)構(gòu),遵從的是PCI2.2規(guī)范,理解并掌握PCI總線的規(guī)范是了解整個系統(tǒng)的重要一環(huán),本文講述了PCI總線的特點和性能,以及總線的信號.由于遵從高速性的要求,我們在硬件選型的時候,選用的是TI公司高速DSP T M S 3 2 0 C 5 4 x:T I公司新推出的T M S 3 2 0 C 6 x系列D S P功能強,速度也非常快,但目前價格仍然太高,不適合一般加解密使用.而TMS3 2 0 C 5 4 x系列具有性能適中,價格低廉,產(chǎn)品成熟等特點,是較好的選擇.FPGA選用的XILINX公司的XC2V3000,在隨后的文章中,我們將會對這些器件特性做相應(yīng)說明.并由此得出電路原理圖的繪制.文章的重點之一在于3DES算法及IDEA、MD5算法的FPGA實現(xiàn),以Xilinx公司VIRTEXII結(jié)構(gòu)的VXC2V3000為例,闡述用FPGA高速實現(xiàn)3DES算法及IDEA、MD5算法的設(shè)計要點及關(guān)鍵部分的設(shè)計.
標(biāo)簽：
FPGA
加密卡
加密算法
上傳時間：
2013-04-24
上傳用戶：qazwsc
本文從工程設(shè)計和應(yīng)用出發(fā),根據(jù)某機載設(shè)備直接序列擴頻(DS-SS)接收機聲表面波可編程抽頭延遲線(SAW.P.TDL)中頻相關(guān)解擴電路的指標(biāo)要求,提出了基于FPGA器件的中頻數(shù)字相關(guān)解擴器的替代設(shè)計方案,通過理論分析、軟件仿真、數(shù)學(xué)計算、電路設(shè)計等方法和手段,研制出了滿足使用環(huán)境要求的工程化的中頻數(shù)字相關(guān)器,經(jīng)過主要性能參數(shù)的測試和環(huán)境溫度驗證試驗,并在整機上進(jìn)行了試驗和試用,結(jié)果表明電路性能指標(biāo)達(dá)到了設(shè)計要求。對工程應(yīng)用中的部分問題進(jìn)行了初步研究和分析,其中較詳細(xì)地分析了SAW卷積器、SAW.P.TDL以及中頻數(shù)字相關(guān)器在BPSK直擴信號相關(guān)解擴時的頻率響應(yīng)特性。 論文的主要工作在于： (1)根據(jù)某機載設(shè)備擴頻接收機基于SAW.P.TDL的中頻解擴電路要求,進(jìn)行理論分析、電路設(shè)計、軟件編程,研制基于FPGA器件的中頻數(shù)字相關(guān)器,要求可在擴頻接收機中原位替代原SAW相關(guān)解擴電路； (2)對中頻數(shù)字相關(guān)器的主要性能參數(shù)進(jìn)行測試,進(jìn)行了必要的高低溫等環(huán)境試驗,確定電路是否達(dá)到設(shè)計指標(biāo)和是否滿足高低溫等環(huán)境條件要求； (3)將基于FPGA的中頻數(shù)字相關(guān)器裝入擴頻接收機,與原SAW.P.TDL中頻解擴電路置換,確定與接收機的電磁兼容性、與中放電路的匹配和適應(yīng)性,測試整個擴頻接收機的靈敏度、動態(tài)范圍、解碼概率等指標(biāo)是否滿足接收機模塊技術(shù)規(guī)范要求； (4)將改進(jìn)后的擴頻接收機裝入某機載設(shè)備,測試與接收機相關(guān)的性能參數(shù),整機進(jìn)行高低溫等主要環(huán)境試驗,確定電路變化后的整機設(shè)備各項指標(biāo)是否滿足其技術(shù)規(guī)范要求； (5)通過對基于FPGA的中頻數(shù)字相關(guān)器與SAW.P.TDL的主要性能參數(shù)進(jìn)行對比測試和分析,特別是電路對頻率偏移響應(yīng)特性的對比分析,從而得出初步的結(jié)論。
標(biāo)簽：
中頻
數(shù)字
工程實現(xiàn)
上傳時間：
2013-06-22
上傳用戶：徐孺
