<li id="6myyo"></li> PCI expressTM is the third generation of PCI (PeripheralComponent Interconnect) technology used to connect I/Operhipheral devices in computer systems. It is intended asa general purpose I/O device interconnect that meets theneeds of a wide variety of computing platforms such asdesktop, mobile, server and communications. It alsospecifies the electrical and mechanical attributes of thebackplane, connectors and removable cards in thesesystems.
上傳時間： 2013-11-17
上傳用戶：squershop
PCI express是由Intel，Dell，Compaq，IBM，Microsoft等PCI SIG聯(lián)合成立的Arapahoe Work Group共同草擬并推舉成取代PCI總線標準的下一代標準。PCI express利用串行的連接特點能輕松將數(shù)據(jù)傳輸速度提到一個很高的頻率，達到遠遠超出PCI總線的傳輸速率。一個PCI express連接可以被配置成x1，x2，x4，x8，x12，x16和x32的數(shù)據(jù)帶寬。x1的通道能實現(xiàn)單向312.5 MB／s（2.5 Gb／s）的傳輸速率。Xilinx公司的Virtex5系列FPGA芯片內(nèi)嵌PCI-ExpressEndpoint Block硬核，為實現(xiàn)單片可配置PCI-Express總線解決方案提供了可能。 本文在研究PCI-Express接口協(xié)議和PCI-Express Endpoint Block硬核的基礎(chǔ)上，使用Virtex5LXT50 FPGA芯片設(shè)計PCI express接口硬件電路，實現(xiàn)PCI-Express數(shù)據(jù)傳輸
上傳時間： 2013-12-27
上傳用戶：wtrl
This document provides practical, common guidelines for incorporating PCI express interconnect layouts onto Printed Circuit Boards (PCB) ranging from 4-layer desktop baseboard designs to 10- layer or more server baseboard designs. Guidelines and constraints in this document are intended for use on both baseboard and add-in card PCB designs. This includes interconnects between PCI Express devices located on the same baseboard (chip-to-chip routing) and interconnects between a PCI express device located “down” on the baseboard and a device located “up” on an add-in card attached through a connector. This document is intended to cover all major components of the physical interconnect including design guidelines for the PCB traces, vias and AC coupling capacitors, as well as add-in card edge-finger and connector considerations. The intent of the guidelines and examples is to help ensure that good high-speed signal design practices are used and that the timing/jitter and loss/attenuation budgets can also be met from end-to-end across the PCI express interconnect. However, while general physical guidelines and suggestions are given, they may not necessarily guarantee adequate performance of the interconnect for all layouts and implementations. Therefore, designers should consider modeling and simulation of the interconnect in order to ensure compliance to all applicable specifications. The document is composed of two main sections. The first section provides an overview of general topology and interconnect guidelines. The second section concentrates on physical layout constraints where bulleted items at the beginning of a topic highlight important constraints, while the narrative that follows offers additional insight.
標簽： pci PCB 設(shè)計規(guī)范
上傳時間： 2014-01-24
上傳用戶：s363994250
CPCI_E標準規(guī)范 CompactPCI? Express SpecificationThe documents in this section may be useful for reference when reading the specification. The revision listed for each document is the latest revision at the time this specification was published. Newer revisions of these documents may exist, so refer to the newest revision. Many of these documents are referenced throughout this specification. Refer to the newest revision of the document unless a specific revision is referenced. ? PCI express Base Specification 3.0. PCI Special Interest Group (PCI-SIG). ? PCI express Card Electromechanical (CEM) Specification 3.0. PCI Special Interest Group (PCI-SIG). ? PCI express to PCI/PCI-X Bridge Specification, Rev. 1.0. PCI Special Interest Group (PCI-SIG). ? PCI express Jitter White Paper. PCI Special Interest Group (PCI-SIG). ? PCIe Rj Dj BER White Paper. PCI Special Interest Group (PCI-SIG). ? PHY Electrical Test Specification for PCI express Architecture. PCI Special Interest Group (PCI SIG). ? System Management Bus (SMBus) Specification, Version 2.0. Smart Battery System Implementer’
標簽： CPCIE
上傳時間： 2022-02-23
上傳用戶：
關(guān)于M.2 接口規(guī)范，M.2接口由PCI SIG開發(fā)，用于替換Mini PCIE 接口。資料很不錯，值得收讀。
上傳時間： 2022-05-15
上傳用戶：bluedrops
1、PCI Local Bus Specification R3.02、PCI Local Bus Specification R2.33、PCI Local Bus Specification Revision 2.24、PCI Local Bus Specification Revision 2.15、PCI_Express_Base_4.0r0.7_February-20166、PCI_Express_M.2_Specification_Rev1.1_TS_12092016_CB7、pciexpress_mini
上傳時間： 2022-06-24
上傳用戶：zhaiyawei
當前，在系統(tǒng)級互連設(shè)計中高速串行I/O技術(shù)迅速取代傳統(tǒng)的并行I/O技術(shù)正成為業(yè)界趨勢。人們已經(jīng)意識到串行I/O“潮流”是不可避免的，因為在高于1Gbps的速度下，并行I/O方案已經(jīng)達到了物理極限，不能再提供可靠和經(jīng)濟的信號同步方法。基于串行I/O的設(shè)計帶來許多傳統(tǒng)并行方法所無法提供的優(yōu)點，包括：更少的器件引腳、更低的電路板空間要求、減少印刷電路板（PCB）層數(shù)、PCB布局布線更容易、接頭更小、EMI更少，而且抵抗噪聲的能力也更好。高速串行I/O技術(shù)正被越來越廣泛地應(yīng)用于各種系統(tǒng)設(shè)計中，包括PC、消費電子、海量存儲、服務(wù)器、通信網(wǎng)絡(luò)、工業(yè)計算和控制、測試設(shè)備等。迄今業(yè)界已經(jīng)發(fā)展出了多種串行系統(tǒng)接口標準，如PCI express、串行RapidIO、InfiniBand、千兆以太網(wǎng)、10G以太網(wǎng)XAUI、串行ATA等等。 Aurora協(xié)議是為私有上層協(xié)議或標準上層協(xié)議提供透明接口的串行互連協(xié)議，它允許任何數(shù)據(jù)分組通過Aurora協(xié)議封裝并在芯片間、電路板間甚至機箱間傳輸。Aurora鏈路層協(xié)議在物理層采用千兆位串行技術(shù)，每物理通道的傳輸波特率可從622Mbps擴展到3.125Gbps。Aurora還可將1至16個物理通道綁定在一起形成一個虛擬鏈路。16個通道綁定而成的虛擬鏈路可提供50Gbps的傳輸波特率和最大40Gbps的全雙工數(shù)據(jù)傳輸速率。Aurora可優(yōu)化支持范圍廣泛的應(yīng)用，如太位級路由器和交換機、遠程接入交換機、HDTV廣播系統(tǒng)、分布式服務(wù)器和存儲子系統(tǒng)等需要極高數(shù)據(jù)傳輸速率的應(yīng)用。 傳統(tǒng)的標準背板如VME總線和CompactPCI總線都是采用并行總線方式。然而對帶寬需求的不斷增加使新興的高速串行總線背板正在逐漸取代傳統(tǒng)的并行總線背板。現(xiàn)在，高速串行背板速率普遍從622Mbps到3.125Gbps，甚至超過10Gbps。AdvancedTCA（先進電信計算架構(gòu)）正是在這種背景下作為新一代的標準背板平臺被提出并得到快速的發(fā)展。它由PCI工業(yè)計算機制造商協(xié)會（PICMG）開發(fā)，其主要目的是定義一種開放的通信和計算架構(gòu)，使它們能被方便而迅速地集成，滿足高性能系統(tǒng)業(yè)務(wù)的要求。ATCA作為標準串行總線結(jié)構(gòu)，支持高速互聯(lián)、不同背板拓撲、高信號密度、標準機械與電氣特性、足夠步線長度等特性，滿足當前和未來高系統(tǒng)帶寬的要求。 采用FPGA設(shè)計高速串行接口將為設(shè)計帶來巨大的靈活性和可擴展能力。Xilinx Virtex-IIPro系列FPGA芯片內(nèi)置了最多24個RocketIO收發(fā)器，提供從622Mbps到3.125Gbps的數(shù)據(jù)速率并支持所有新興的高速串行I/O接口標準。結(jié)合其強大的邏輯處理能力、豐富的IP核心支持和內(nèi)置PowerPC處理器，為企業(yè)從并行連接向串行連接的過渡提供了一個理想的連接平臺。 本文論述了采用Xilinx Virtex-IIPro FPGA設(shè)計傳輸速率為2.5Gbps的高速串行背板接口，該背板接口完全符合PICMG3.0規(guī)范。本文對串行高速通道技術(shù)的發(fā)展背景、現(xiàn)狀及應(yīng)用進行了簡要的介紹和分析，詳細分析了所涉及到的主要技術(shù)包括線路編解碼、控制字符、逗點檢測、擾碼、時鐘校正、通道綁定、預(yù)加重等。同時對AdvancedTCA規(guī)范以及Aurora鏈路層協(xié)議進行了分析， 并在此基礎(chǔ)上給出了FPGA的設(shè)計方法。最后介紹了基于Virtex-IIPro FPGA的ATCA接口板和MultiBERT設(shè)計工具，可在標準ATCA機框內(nèi)完成單通道速率為2.5Gbps的全網(wǎng)格互聯(lián)。
上傳時間： 2013-05-29
上傳用戶：frank1234
以某高速實時頻譜儀為應(yīng)用背景，論述了5 Gsps采樣率的高速數(shù)據(jù)采集系統(tǒng)的構(gòu)成和設(shè)計要點，著重分析了采集系統(tǒng)的關(guān)鍵部分高速ADC（analog to digital，模數(shù)轉(zhuǎn)換器）的設(shè)計、系統(tǒng)采樣時鐘設(shè)計、模數(shù)混合信號完整性設(shè)計、電磁兼容性設(shè)計和基于總線和接口標準（PCI express）的數(shù)據(jù)傳輸和處理軟件設(shè)計。在實現(xiàn)了系統(tǒng)硬件的基礎(chǔ)上，采用Xilinx公司ISE軟件的在線邏輯分析儀（ChipScope Pro）測試了ADC和采樣時鐘的性能，實測表明整體指標達到設(shè)計要求。給出上位機對采集數(shù)據(jù)進行處理的結(jié)果，表明系統(tǒng)實現(xiàn)了數(shù)據(jù)的實時采集存儲功能。
標簽： Gsps 高速數(shù)據(jù) 采集系統(tǒng)
上傳時間： 2014-11-26
上傳用戶：黃蛋的蛋黃
緒論 3線性及邏輯器件新產(chǎn)品優(yōu)先性計算領(lǐng)域4PCI express®多路復(fù)用技術(shù)USB、局域網(wǎng)、視頻多路復(fù)用技術(shù)I2C I/O擴展及LED驅(qū)動器RS-232串行接口靜電放電(ESD)保護服務(wù)器/存儲10GTL/GTL+至LVTTL轉(zhuǎn)換PCI express信號開關(guān)多路復(fù)用I2C及SMBus接口RS-232接口靜電放電保護消費醫(yī)療16電源管理信號調(diào)節(jié)I2C總線輸入/輸出擴展電平轉(zhuǎn)換靜電放電保護 手持設(shè)備22電平轉(zhuǎn)換音頻信號路由I2C基帶輸入/輸出擴展可配置小邏輯器件靜電放電保護鍵區(qū)控制娛樂燈光顯示USB接口工業(yè)自動化31接口——RS-232、USB、RS-485/422繼電器及電機控制保持及控制：I2C I/O擴展信號調(diào)節(jié)便攜式工業(yè)（掌上電腦/掃描儀） 36多路復(fù)用USB外設(shè)卡接口接口—RS-232、USB、RS-485/422I2C控制靜電放電保護 對于任意外部接口連接器的端口來說，靜電放電的沖擊一直是對器件可靠性的威脅。許多低電壓核心芯片或系統(tǒng)級的特定用途集成電路(ASIC)提供了器件級的人體模型(HBM)靜電放電保護，但無法應(yīng)付系統(tǒng)級的靜電放電。一個卓越的靜電放電解決方案應(yīng)該是一個節(jié)省空間且經(jīng)濟高效的解決方案，可保護系統(tǒng)的相互連接免受外部靜電放電的沖擊。
上傳時間： 2013-10-18
上傳用戶：mikesering
PCI express 協(xié)議由于其高速串行、系統(tǒng)拓撲簡單等特點被廣泛用于各種領(lǐng)域。Altera公司的Arria II GX FPGA內(nèi)集成了支持鏈式DMA傳輸功能的PCI express硬核，適應(yīng)了PCI express總線高速度的要求。文中利用Jungo公司的WinDriver軟件實現(xiàn)了鏈式DMA的上層應(yīng)用設(shè)計。首先給出了鏈式DMA實現(xiàn)的基本過程，接著分析了鏈式DMA數(shù)據(jù)傳輸需要處理的幾個問題，給出了相應(yīng)的解決辦法和策略。采用這些方法，保證了DAM數(shù)據(jù)傳輸?shù)恼_性，簡化了底層FPGA應(yīng)用邏輯的設(shè)計。
上傳時間： 2013-11-20
上傳用戶：hanwudadi
蟲蟲下載站版權(quán)所有 京ICP備2021023401號-1
