USB On-The-Go Full Speed Host and High Speed PERIPHERAL Controller
標(biāo)簽： Speed Controller PERIPHERAL On-The-Go
上傳時間： 2014-11-27
上傳用戶：1427796291
Cypress - EZ-USB FX2LP™ USB Microcontroller High-Speed USB PERIPHERAL Controller
標(biāo)簽： Microcontroller Controller High-Speed PERIPHERAL
上傳時間： 2017-08-15
上傳用戶：ippler8
LPC22xx PERIPHERAL initialization
標(biāo)簽： initialization PERIPHERAL LPC 22
上傳時間： 2017-08-17
上傳用戶：yimoney
TMS320C6000 DSP PERIPHERAL Component Interconnect (PCI) Reference Guide
標(biāo)簽： Interconnect PERIPHERAL Component Reference
上傳時間： 2017-08-19
上傳用戶：xinyuzhiqiwuwu
on-chip PERIPHERAL I/O control for microblaze
標(biāo)簽： microblaze PERIPHERAL on-chip control
上傳時間： 2017-09-12
上傳用戶：TF2015
PCI(PERIPHERAL Component Interconnect)總線以其高性能、低成本、開放性、獨立于處理器、軟件透明等眾多優(yōu)點成為當(dāng)今最流行的計算機局部總線。在嵌入式系統(tǒng)領(lǐng)域中，許多IP都是基于PCI總線設(shè)計的。本文闡述一種以ARM9作為CPU的嵌入式系統(tǒng)的PCI北橋設(shè)計與驗證。 首先介紹基于ARM的嵌入式系統(tǒng)結(jié)構(gòu)，并深入研究PCI2.2總線行為規(guī)范。在此基礎(chǔ)上提出一種基于ARM處理器的PCI總線北橋的設(shè)計方案，整個設(shè)計主要分為主設(shè)備接口模塊，目標(biāo)設(shè)備接口模塊，配置寄存器模塊和集成總線仲裁器三大部分。對于主設(shè)備接口模塊和目標(biāo)設(shè)備接口模塊，論文主要從數(shù)據(jù)通路和控制路徑的實現(xiàn)兩方面進(jìn)行闡述。對于集成的總線仲裁器，設(shè)計采用兩優(yōu)先級的循環(huán)優(yōu)先算法，通過一組設(shè)備編號寄存器實現(xiàn)了PCI總線上的仲裁，此外，論文對跨時鐘域的信號同步和PCI配置寄存器也作了較為詳細(xì)的描述，最終采用自頂向下的方法實現(xiàn)了整個設(shè)計。 在驗證部分，引入了基于平臺的驗證思路，通過搭建驗證平臺，可以高效地實現(xiàn)驗證。論文重點討論了驗證平臺的搭建和行為模型的建立，并介紹了一種命令總線，通過打包各個驗證點控制驗證流程。此外，為提高驗證的自動化程度，論文對驗證所使用的腳本也進(jìn)行了描述。通過此驗證平臺和腳本，提高了整個驗證系統(tǒng)的可移植性和可重用性。 論文最終完成了PCI北橋的RTL級的功能描述，并使用仿真軟件完成對設(shè)計的仿真驗證。設(shè)計通過驗證并成功實現(xiàn)在基于ARM的集成處理器，達(dá)到預(yù)定的功能設(shè)計要求，并具有良好的性能，最后對后續(xù)開發(fā)進(jìn)行了探討。
上傳時間： 2013-05-22
上傳用戶：uuuuuuu
SPI，是英語Serial PERIPHERAL Interface的縮寫，顧名思義就是串行外圍設(shè)備接口。SPI，是一種高速的，全雙工，同步的通信總線，并且在芯片的管腳上只占用四根線，節(jié)約了芯片的管腳
標(biāo)簽： spi
上傳時間： 2013-06-09
上傳用戶：Killerboo
進(jìn)入20世紀(jì)90年代后，隨著全球信息化、智能化、網(wǎng)絡(luò)化的發(fā)展，嵌入式系統(tǒng)技術(shù)獲得了前所未有的發(fā)展空間。 嵌入式系統(tǒng)的最大特點之_是其所具有的目的性或針對性，即每一套嵌入式系統(tǒng)的開發(fā)設(shè)計都有其特殊的應(yīng)用場合與特定功能，這也是嵌入式系統(tǒng)與通剛的計算機系統(tǒng)最主要的區(qū)別。由于嵌入式系統(tǒng)是為特定的目的而設(shè)計的，且常常受到體積、成本、功能、處理能力等各種條件的限制。因此，如果可以最大限度地提高應(yīng)用系統(tǒng)硬件上和軟件上的靈活性，就可以用最低的成本，最少的時間，快速的完成功能的轉(zhuǎn)換。 本課題的目的在于提出并設(shè)計一種基于ARM(Advanced RISC Machines)和CPLD(Complex Programmable Logic Device)的可擴展功能嵌入式系統(tǒng)平臺，并完成了系統(tǒng)的硬件設(shè)計和PCI(PERIPHERAL Component Interconnect)橋的固件設(shè)計。設(shè)計過程中采用美國ALTIUM公司的ALTIUM DESIGNER 6.0 EDA軟件開發(fā)了系統(tǒng)的硬件部分。在整個硬件開發(fā)環(huán)節(jié)中，充分采用高速PCB(Printed Circuit Board)的設(shè)計原則，并進(jìn)行全面的電路仿真試驗，保證了硬件系統(tǒng)的高度可靠性。本系統(tǒng)承襲了ARM7系列處理器高性能、低功耗、低成本的優(yōu)點，并充分考慮到用戶的需要，擴展了多種常用的外部設(shè)備接口以及藍(lán)牙無線接口等，為將米各種可能的應(yīng)用提供了完善的硬件基礎(chǔ)。概括總結(jié)起來本文具體工作如下： 1．完全自主設(shè)計了具有高擴展性的基于LPC2292嵌入式處理器的嵌入式系統(tǒng)應(yīng)用開發(fā)平臺。基于該硬件平臺，可以實現(xiàn)許多基于ARM架構(gòu)處理器的嵌入式應(yīng)剛而無需對硬什系統(tǒng)作出大的改變，如多協(xié)議轉(zhuǎn)換器、CAN(Control Area Network)總線網(wǎng)關(guān)、以太網(wǎng)關(guān)、各種工業(yè)控制應(yīng)用等。并在具體的設(shè)計實踐中，總結(jié)出了嵌入式系統(tǒng)硬件平臺的設(shè)計原則及設(shè)計方法。 2．完成了基于CPLD的PCI橋接芯片的同什設(shè)計，在ARM硬件平臺上成功擴展了PCI設(shè)備，成功解決了ARM處理器和PCI從設(shè)備之間通訊的問題。 3．完成了對所開發(fā)的嵌入式系統(tǒng)硬件平臺的測試工作，完成了基于AT89C51的PCI測試卡軟硬件設(shè)計。基于此測試卡，可以實現(xiàn)對系統(tǒng)中的PCI通訊功能進(jìn)行有效測試，以保證整個硬件系統(tǒng)正常、高效、穩(wěn)定地運行。本系統(tǒng)的設(shè)計完成，使其可以作為嵌入式應(yīng)用的二次開發(fā)或?qū)嶒炂脚_，用于工業(yè)產(chǎn)品開發(fā)及高校相關(guān)專業(yè)的實踐教學(xué)。
標(biāo)簽： CPLD ARM 擴展 嵌入式系統(tǒng)設(shè)計
上傳時間： 2013-05-22
上傳用戶：sztfjm
為了滿足外圍設(shè)備之間、外圍設(shè)備與主機之間高速數(shù)據(jù)傳輸，Intel公司于1991年提出PCI(PERIPHERAL Component Interconnect)總線的概念，即周邊器件互連。因為PCI總線具有極高的數(shù)據(jù)傳輸率，所以在數(shù)字圖形、圖像和語音處理以及高速數(shù)據(jù)采集和處理等方面得到了廣泛的應(yīng)用。 本論文首先對PCI總線協(xié)議做了比較深刻的分析，從設(shè)計要求和PCI總線規(guī)范入手，采用TOP-DOWN設(shè)計方法完成了PCI總線接口從設(shè)備控制器FPGA設(shè)計的功能定義：包括功能規(guī)范、性能要求、系統(tǒng)環(huán)境、接口定義和功能描述。其次從簡化設(shè)計、方便布局的角度考慮，完成了系統(tǒng)的模塊劃分。并結(jié)合設(shè)計利用SDRAM控制器來驗證PCI接口電路的性能。 然后通過PCI總線接口控制器的仿真、綜合及硬件驗證的描述介紹了用于FPGA功能驗證的硬件電路系統(tǒng)的設(shè)計，驗證系統(tǒng)方案的選擇，并描述了PCI總線接口控制器的布局布線結(jié)果以及硬件驗證的電路設(shè)計和調(diào)試方法。通過編寫測試激勵程序完成了功能仿真，以及布局布線后的時序仿真，并設(shè)計了PCB實驗板進(jìn)行測試，證明所實現(xiàn)的PCI接口控制器完成了要求的功能。 最后，介紹了利用驅(qū)動程序開發(fā)工具DDK軟件進(jìn)行軟件設(shè)計與開發(fā)的過程。完成系統(tǒng)設(shè)計及模塊劃分后，使用硬件描述語言(VHDL)描述系統(tǒng)，并驗證設(shè)計的正確性。
上傳時間： 2013-07-15
上傳用戶：1134473521
PCI（PERIPHERAL Component Interconnect）局部總線是微型計算機中處理器、存儲器與外圍控制部件、擴展卡之間的互連接口，由于其速度快、可靠性高、成本低、兼容性好等特點，在各種計算機總線標(biāo)準(zhǔn)占有重要地位，基于PCI標(biāo)準(zhǔn)的接口設(shè)計已經(jīng)成為相關(guān)項目開發(fā)中的一個重要的選擇。 目前，現(xiàn)場可編程門陣列FPGA（Field Programmable Gates）得到了廣泛應(yīng)用。由于其具有規(guī)模大，開發(fā)過程投資小，可反復(fù)編程，且支持軟硬件協(xié)同設(shè)計等特點，因此已逐步成為復(fù)雜數(shù)字硬件電路設(shè)計的首選。 PCI接口的開發(fā)有多種方法，主要有兩種：一是使用專用接口芯片，二是使用可編程邏輯器件，如FPGA。本論文基于成本和實際需要的考慮，采用第二種方法進(jìn)行設(shè)計。 本論文采用自上而下（Top-To-Down）和模塊化的設(shè)計方法，使用FPGA和硬件描述語言（VHDL和Verilog HDL）設(shè)計了一個PCI接口核，并通過自行設(shè)計的試驗板對其進(jìn)行驗證。為使設(shè)計準(zhǔn)確可靠，在具體模塊的設(shè)計中廣泛采用流水線技術(shù)和狀態(tài)機的方法。 論文最終設(shè)計完成了一個33M32位的PCI主從接口，并把它作為以NIOSⅡ為核心的SOPC片內(nèi)外設(shè)，與通用計算機成功進(jìn)行了通訊。 論文對PCI接口進(jìn)行了功能仿真，仿真結(jié)果和PCI協(xié)議的要求一致，表明本論文設(shè)計正確。把設(shè)計下載進(jìn)FPGA芯片EP2C8Q208C7之后，論文給出了使用SIGNALTAPⅡ觀察到的信號實際波形，波形顯示PCI接口能夠滿足本設(shè)計中系統(tǒng)的需要。本文最后還給出試驗板的具體設(shè)計步驟及驅(qū)動程序的安裝。
標(biāo)簽： FPGA PCI 接口的設(shè)計
上傳時間： 2013-07-28
上傳用戶：372825274
蟲蟲下載站版權(quán)所有 京ICP備2021023401號-1
