本文對基于脈動陣列結(jié)構(gòu)的RSA公鑰密碼協(xié)處理器進行了深入的研究，通過對Montgomery模乘思想的深入分析，確定了免減基2算法作為模乘運算實現(xiàn)算法，同時系統(tǒng)的研究了脈動陣列結(jié)構(gòu)這一專用處理器設(shè)計模型，結(jié)合器件特性設(shè)計出一種適于在FPGA上實現(xiàn)的模乘運算電路結(jié)構(gòu)，通過引入流水線技術(shù)，實現(xiàn)了兩次模乘運算并行處理。在此基礎(chǔ)上，引入可變參數(shù)的設(shè)計理念，完成了可變參數(shù)模冪運算電路的設(shè)計與實現(xiàn)工作，有效的提高了算法硬件實現(xiàn)的靈活性。
標(biāo)簽： FPGA RSA 加密 芯片設(shè)計
上傳時間： 2013-07-16
上傳用戶：playboys0
本文以Turbo碼編譯碼器的FPGA實現(xiàn)為目標(biāo)，對Turbo碼的編譯碼算法和用硬件語言將其實現(xiàn)進行了深入的研究。 首先，在理論上對Turbo碼的編譯碼原理進行了介紹，確定了Max-log-MAF算法的譯碼算法，結(jié)合CCSDS標(biāo)準(zhǔn)，在實現(xiàn)編碼器時，針對標(biāo)準(zhǔn)中給定的幀長、碼率與交織算法，以及偽隨機序列模塊與幀同步模塊，提出了相應(yīng)解決方案；而在相應(yīng)的譯碼器設(shè)計中，采用了FPGA設(shè)計中“自上而下”的設(shè)計方法，權(quán)衡硬件實現(xiàn)復(fù)雜度與處理時延等因素，優(yōu)先考慮面積因素，提高元件的重復(fù)利用率和降低電路復(fù)雜度，來實現(xiàn)Turbo碼的Max-log-MAP算法譯碼。把整個系統(tǒng)分割成不同的功能模塊，分別闡述了實現(xiàn)過程。 然后，基于Verilog HDL 設(shè)計出12位固點數(shù)據(jù)的Turbo編譯碼器以及仿真驗證平臺，與用Matlab語言設(shè)計的相同指標(biāo)的浮點數(shù)據(jù)譯碼器進行性能比較，得到該設(shè)計的功能驗證。 最后，研究了Tuxbo碼譯碼器幾項最新技術(shù)，如滑動窗譯碼，歸一化處理，停止迭代技術(shù)結(jié)合流水線電路設(shè)計，將改進后的譯碼器與先前設(shè)計的譯碼器分別在ISE開發(fā)環(huán)境中針對目標(biāo)器件xilinx Virtex-Ⅱ500進行電路綜合，證實了這些改進技術(shù)能有效地提高譯碼器的吞吐量，減少譯碼時延和存儲器面積從而降低功耗。
上傳時間： 2013-04-24
上傳用戶：haohaoxuexi
溫度是生活中最基本的環(huán)境參數(shù)。溫度的監(jiān)測與控制，對于生物生存生長，工業(yè)生產(chǎn)發(fā)展都有著非同一般的意義。溫度傳感器的應(yīng)用涉及機械制造、工業(yè)過程控制、汽車電子產(chǎn)品、消費電子產(chǎn)品和專用設(shè)備等各個領(lǐng)域。傳統(tǒng)的常用溫度傳感器有熱電偶、電阻溫度計RTD和NTC熱敏電阻等。但信號調(diào)理，模數(shù)轉(zhuǎn)換及恒溫器等功能全都會增加成本?，F(xiàn)代集成溫度傳感器通常包含這些功能，并以其低廉的價格迅速地占據(jù)了市場。Dallas Semiconductor公司推出的數(shù)字式溫度傳感器DS1820采用數(shù)字化一線總線技術(shù)具有許多優(yōu)異特性。其一，它將控制線、地址線、數(shù)據(jù)線合為一根導(dǎo)線，允許在同一根導(dǎo)線上掛接多個控制對象，形成多點一線總線測控系統(tǒng)。布線施工方便，成本低廉。其二，線路上傳送的是數(shù)字信號，所受干擾和損耗小，性能好。本課題旨在分析和設(shè)計基于數(shù)字化一線總線技術(shù)的溫度測控系統(tǒng)。本系統(tǒng)采用FPGA實現(xiàn)一個溫度采集控制器，用于傳感器和上位機的連接，并采用Microsoft公司的Visual C++作為開發(fā)平臺，運用MSComm控件進行串口通信，進行命令的發(fā)送和接收。
上傳時間： 2013-07-29
上傳用戶：BOBOniu
研制發(fā)射微小衛(wèi)星，是我國利用空間技術(shù)服務(wù)經(jīng)濟建設(shè)、造福人類的重要途徑?，F(xiàn)代微小衛(wèi)星在短短20年里能取得長足的發(fā)展，主要取決于微小衛(wèi)星自身的一系列特點：重量輕，體積小，成本低，性能高，安全可靠，發(fā)射方便、快捷靈活等。在衛(wèi)星通信系統(tǒng)中，由于傳輸信道的多徑和各種噪聲的影響，信號在接收端會引起差錯，通過信道編碼環(huán)節(jié)，可對這些不可避免的差錯進行檢測和糾正。 在微小衛(wèi)星通信鏈路中，信道編碼器的任務(wù)是差錯控制。本文采用符合空間數(shù)據(jù)系統(tǒng)咨詢委員會CCSDS標(biāo)準(zhǔn)的鏈接碼進行信道編碼，即內(nèi)碼為（2，1，6）的卷積碼，外碼為（255，223）的RS碼，中間進行交織操作。其中，里德-索羅蒙碼(簡稱RS碼)是一種重要的非二進制BCH碼，是分組碼中糾錯能力最強的糾錯碼，一次可以糾正多個突發(fā)錯誤，廣泛地用于空間通信中。 本文針對南京航空航天大學(xué)自行研制的微小衛(wèi)星通信分系統(tǒng)的技術(shù)要求，在用SystemView和C語言仿真的基礎(chǔ)上，用硬件描述語言Verilog設(shè)計了RS（255，223）編碼器和譯碼器，使用Modelsim軟件進行了功能仿真，并通過Xilinx公司的軟件ISE對設(shè)計進行綜合、布局布線，最后生成可下載的比特流文件下載到Xilinx公司的型號為XC3S2000的FPGA芯片中，完成了電路的設(shè)計并實現(xiàn)了編碼譯碼的功能，表明本文設(shè)計的信道編解碼器的正確性和實用性，滿足了微小衛(wèi)星通信分系統(tǒng)的技術(shù)要求。
上傳時間： 2013-08-01
上傳用戶：lili123
基于微處理器的數(shù)字PID控制器改變了傳統(tǒng)模擬PID控制器參數(shù)整定不靈活的問題。但是常規(guī)微處理器容易在環(huán)境惡劣的情況下出現(xiàn)程序跑飛的問題，如果實現(xiàn)PID軟算法的微處理器因為強干擾或其他原因而出現(xiàn)故障，會引起輸出值的大幅度變化或停止響應(yīng)。而FPGA的應(yīng)用可以從本質(zhì)上解決這個問題。因此，利用FPGA開發(fā)技術(shù)，實現(xiàn)智能控制器算法的芯片化，使之能夠廣泛的用于各種場合，具有很大的應(yīng)用意義。 首先分析FPGA的內(nèi)部結(jié)構(gòu)特點，總結(jié)FPGA設(shè)計技術(shù)及開發(fā)流程，指出實現(xiàn)結(jié)構(gòu)優(yōu)化設(shè)計，降低設(shè)計難度，是擴展設(shè)計功能、提高芯片性能和產(chǎn)品性價比的關(guān)鍵?？刂葡到y(tǒng)由四個模塊組成，主要包括核心控制器模塊、輸入輸出模塊以及人機接口。其中控制器部分為系統(tǒng)的關(guān)鍵部件。在分析FPGA設(shè)計結(jié)構(gòu)類型和特點的基礎(chǔ)上，提出一種基于FPGA改進型并行結(jié)構(gòu)的PID溫度控制器設(shè)計方法。在PID算法與FPGA的運算器邏輯映像過程中，采用將補碼的加法器代替減法器設(shè)計，增加整數(shù)運算結(jié)果的位擴展處理，進行不同數(shù)據(jù)類型的整數(shù)歸一化等不同角度的處理方法融合為一體，可以有效地減少邏輯運算部件。應(yīng)用Ouartus Ⅱ圖形輸入與Verilog HDL語言相結(jié)合設(shè)計實現(xiàn)了PID控制器，用Modelsim仿真驗證了設(shè)計結(jié)果的正確性，用Synplify Pro進行電路綜合，在Quaitus Ⅱ軟件中實現(xiàn)布局布線，最后生成FPGA的編程文件。根據(jù)控制系統(tǒng)的要求，論文設(shè)計完成了12位模數(shù)AD轉(zhuǎn)換器、數(shù)據(jù)顯示器、按鍵等相關(guān)外圍接口電路。 將一階、純滯后、大慣性電阻爐溫作為控制對象，以EP1C3T144 FPGA為核心，構(gòu)建PID控制系統(tǒng)。在采用Pt100溫度傳感器、分辨率為2℃、最大溫度控制范圍0～400℃的條件下，實驗結(jié)果表明，達(dá)到無超調(diào)的穩(wěn)定控制要求，為降低FPGA實現(xiàn)PID控制器的設(shè)計難度提供了有效的方法。
上傳時間： 2013-05-24
上傳用戶：gyq
將客戶原始文件轉(zhuǎn)換為GERBER文件是電路板廠的制前工程師必定的程序，但如何保證轉(zhuǎn)換后的GERBER文件與客戶的設(shè)計意圖一致？如果轉(zhuǎn)換的GERBER文件錯了，不論您怎么處理，做出來的PCB仍然是錯誤的。所以，在轉(zhuǎn)換GERBER這一步驟絕對不允許出錯，否則以后的工作就會不僅僅是白費工夫，并且是吃力不討好。 作為PCB的設(shè)計人員，是否常常被PCB制板廠投訴自己提供的資料無法正常打開？作為PCB制板廠的CAM人員是否又常常因為客戶提供的資料不統(tǒng)一而延誤產(chǎn)品的加工進度呢？ 這到底是誰惹得禍？原來在PCB行業(yè)中有眾多EDA軟件，并且是互不兼容，導(dǎo)致PCB制板廠的CAM人員無法辨認(rèn)客戶提供的資料是何種軟件設(shè)計的；為了避免類似的情況出現(xiàn)，故必須將各種CAD格式的文件轉(zhuǎn)換成一種統(tǒng)一的格式，那就是GERBER格式。 本教材收錄了PCB行業(yè)中最常用的CAD軟件（如：PowerPCB、Protel v2.5、Protel 99SE、AutoCAD2004）進行詳盡解說轉(zhuǎn)換GERBER的步驟及注意事項。隨著軟件版本不斷更新，編者于2006年應(yīng)網(wǎng)友要求，增加PADS2005 sp2、Protel DXP、Allegro 15.2、P-CAD2004等CAD軟件轉(zhuǎn)換GERBER的步驟及注意事項。
標(biāo)簽： GERBER CAD 軟件 轉(zhuǎn)換
上傳時間： 2013-04-24
上傳用戶：sowhat
隨著計算機技術(shù)和通信技術(shù)的迅速發(fā)展，數(shù)字視頻在信息社會中發(fā)揮著越來越重要的作用，視頻傳輸系統(tǒng)已經(jīng)被廣泛應(yīng)用于交通管理、工業(yè)監(jiān)控、廣播電視、銀行、商場等多個領(lǐng)域。同時，F(xiàn)PGA單片規(guī)模的不斷擴大，在FPGA芯片內(nèi)部實現(xiàn)復(fù)雜的數(shù)字信號處理系統(tǒng)也成為現(xiàn)實，因此采用FPGA實現(xiàn)視頻壓縮和傳輸已成為一種最佳選擇。 本文將視頻壓縮技術(shù)和光纖傳輸技術(shù)相結(jié)合，設(shè)計了一種基于無損壓縮算法的多路數(shù)字視頻光纖傳輸系統(tǒng)，系統(tǒng)利用時分復(fù)用和無損壓縮技術(shù)，采用串行數(shù)字視頻傳輸?shù)姆绞剑稍谝桓饫w中同時傳輸8路以上視頻信號。系統(tǒng)在總體設(shè)計時，確定了基于FPGA的設(shè)計方案，采用ADI公司的AD9280和AD9708芯片實現(xiàn)A/D轉(zhuǎn)換和D/A轉(zhuǎn)換，在FPGA里實現(xiàn)系統(tǒng)的時分復(fù)用/解復(fù)用、視頻數(shù)據(jù)壓縮/解壓縮和線路碼編解碼，利用光收發(fā)一體模塊實現(xiàn)電光轉(zhuǎn)換和光電轉(zhuǎn)換。視頻壓縮采用LZW無損壓縮算法，用Verilog語言設(shè)計了壓縮模塊和解壓縮模塊，利用Xilinx公司的IP核生成工具Core Generator生成FIFO來緩存壓縮/解壓縮單元的輸入輸出數(shù)據(jù)，光纖線路碼采用CIMT碼，設(shè)計了編解碼模塊，解碼過程中，利用數(shù)字鎖相環(huán)來實現(xiàn)發(fā)射與接收的幀同步，在ISE8.2和Modelsim仿真環(huán)境下對FPGA模塊進行了功能仿真和時序仿真，并在Spartan-3E開發(fā)板和視頻擴展板上完成了系統(tǒng)的硬件調(diào)試與驗證工作，實驗證明，系統(tǒng)工作穩(wěn)定，圖像清晰，實時傳輸效果好，可用于交通、安防、工業(yè)監(jiān)控等多個領(lǐng)域。 本文將視頻壓縮和線路碼編解碼在FPGA里實現(xiàn)，利用FPGA的并行處理優(yōu)勢，大大提高了系統(tǒng)的處理速度，使系統(tǒng)具有集成度高、靈活性強、調(diào)試方便、抗干擾能力強、易于升級等特點。
標(biāo)簽： FPGA 數(shù)字視頻 光纖傳輸系統(tǒng)
上傳時間： 2013-04-24
上傳用戶：gzming
人體血液成份的無創(chuàng)檢測是生物醫(yī)學(xué)領(lǐng)域尚未攻克的前沿課題之一，動態(tài)光譜法在理論上克服了其它檢測方法難以逾越的障礙——個體差異和測量條件對檢測結(jié)果的影響。實現(xiàn)動態(tài)光譜檢測，其關(guān)鍵在于采集多波長的光電容積脈搏波信號，并對其進行處理。針對動態(tài)光譜檢測中信號微弱、信噪比低、處理數(shù)據(jù)量大的特點，本文設(shè)計了基于FPGA和面陣CCD攝像頭的動態(tài)光譜數(shù)據(jù)采集與預(yù)處理系統(tǒng)，提高檢測精度，采集出滿足動態(tài)光譜信號提取要求的光電脈搏波；并對動態(tài)光譜頻域提取法的核心算法FFT的FPGA實現(xiàn)進行研究。 課題提出用高靈敏度的面陣CCD攝像頭替代常規(guī)光柵光譜儀中的光電接收器，實現(xiàn)對多波長的光電容積脈搏波的檢測。結(jié)合面陣CCD的二維圖像特點，采用信號累加法去除噪聲，提高信號的信噪比。 創(chuàng)新性的提出一種不同于以往的信號累加方法——將處于同一行的視頻信號在采樣過程中直接累加，然后再進行傳輸和存儲。不同于幀累加和異行累加，這種同行累加方式不但大大的提高了信號的信噪比，同時減小了數(shù)據(jù)的傳輸速度和傳輸量，降低了對存儲器容量的要求，改善了動態(tài)光譜信號檢測系統(tǒng)的性能。 針對面陣CCD攝像頭輸出的復(fù)合視頻信號的特點，設(shè)計視頻信號解調(diào)電路，得到高速、高精度的數(shù)字視頻信號和準(zhǔn)確的視頻同步信號，用于后續(xù)的視頻信號采集與處理。 根據(jù)動態(tài)光譜信號檢測和視頻信號采集的要求，選擇可編程邏輯器件FPGA作為硬件平臺，設(shè)計并實現(xiàn)了基于FPGA和面陣CCD攝像頭的光電脈搏波采集與預(yù)處理系統(tǒng)。該系統(tǒng)實現(xiàn)了視頻信號的精確定位，通過光譜信號的高速同行累加，實現(xiàn)了光電脈搏波信號的高精度檢測。系統(tǒng)采用基于FPGA的Nios II嵌入式處理器系統(tǒng)，通過對其應(yīng)用程序的開發(fā)，可靠的實現(xiàn)了數(shù)據(jù)的采集、傳輸和存儲，提高了系統(tǒng)的集成度，降低了開發(fā)成本。 為實現(xiàn)動態(tài)光譜信號的頻域提取，研究了基于FPGA的FFT實現(xiàn)方案，對各關(guān)鍵模塊進行設(shè)計，為動態(tài)光譜信號的進一步處理打下良好的基礎(chǔ)。 最后，通過實驗證明了系統(tǒng)數(shù)據(jù)采集的正確性和信號預(yù)處理的可行性，得到了符合動態(tài)光譜信號提取要求的脈搏波信號。
標(biāo)簽： 動態(tài) 光譜數(shù)據(jù)采集 預(yù)處理
上傳時間： 2013-04-24
上傳用戶：cknck
隨著科學(xué)技術(shù)的發(fā)展，指紋識別技術(shù)被廣泛應(yīng)用到各種不同的領(lǐng)域。對于一般的指紋識別系統(tǒng)，其設(shè)計要求具有很高的實時性和易用性，因此識別算法應(yīng)該具有較低的復(fù)雜度，較快的運算速度，從而滿足實時性的要求。所以有必要根據(jù)不同的識別算法采用不同的實現(xiàn)平臺，使得指紋識別系統(tǒng)具有較高的可靠性、實時性、有效性等性能要求。 SOPC片上可編程系統(tǒng)和嵌入式系統(tǒng)是當(dāng)前電子設(shè)計領(lǐng)域中最熱門的概念。NiosⅡ是Altera．公司開發(fā)的一種采用流水線技術(shù)、單指令流的RISC嵌入式處理器軟核，可以將它嵌入到FPGA內(nèi)部，與用戶自定義邏輯組建成一個基于FPGA的片上專用系統(tǒng)。 本文在綜合考慮各種應(yīng)用情況的基礎(chǔ)上，以網(wǎng)絡(luò)技術(shù)、數(shù)據(jù)庫技術(shù)、指紋識別技術(shù)和嵌入式系統(tǒng)技術(shù)為理論基礎(chǔ)，提出了一種有效可行的系統(tǒng)架構(gòu)方案。對指紋識別技術(shù)中各個環(huán)節(jié)的算法和原理進行了深入研究，合理的改進了部分指紋識別算法；同時為了提高系統(tǒng)的實時性，采用NiosⅡ嵌入式處理器和FPGA硬件模塊實現(xiàn)指紋圖像處理主要算法。論文主要包括以下幾個方面： 1、對指紋圖像預(yù)處理、特征提取和特征匹配算法原理進行闡述，同時改進了指紋圖像的細(xì)化算法，提高了算法的性能，并設(shè)計了一套實用的指紋特征數(shù)據(jù)結(jié)構(gòu)； 2、針對指紋圖像預(yù)處理模塊，包括圖像的歸一化、頻率提取、方向提取以及方向濾波，采用基于FPGA的硬件電路的方式實現(xiàn)。實驗結(jié)果表明，在保證系統(tǒng)誤識率較低、可靠性高的基礎(chǔ)上，大大提高了系統(tǒng)的執(zhí)行速度； 3、改變了傳統(tǒng)的單枚指紋識別方法，提出采用多枚指紋唯一標(biāo)識身份，大大降低了識別系統(tǒng)的誤識率； 4、改進了傳統(tǒng)的基于三角形匹配中獲取基準(zhǔn)點的方法，同時結(jié)合可變界限盒思想進行指紋特征匹配。 5、結(jié)合COM+技術(shù)、數(shù)據(jù)庫技術(shù)和網(wǎng)絡(luò)技術(shù)，開發(fā)了后臺指紋特征匹配服務(wù)系統(tǒng)，實現(xiàn)了嵌入式指紋識別系統(tǒng)同數(shù)據(jù)庫的實時信息交換。 實驗結(jié)果表明，本文所提出的系統(tǒng)構(gòu)架方案有效可行，基于FPGA的自動指紋識別系統(tǒng)在速度、功耗、擴展性等方面具有獨特的優(yōu)勢，擁有廣闊的發(fā)展前景。
標(biāo)簽： FPGA 嵌入式 指紋識別 系統(tǒng)研究
上傳時間： 2013-04-24
上傳用戶：15528028198
雷達(dá)信號處理是雷達(dá)系統(tǒng)的重要組成部分。在數(shù)字信號處理技術(shù)飛速發(fā)展的今天，雷達(dá)信號處理中也普遍使用數(shù)字信號處理技術(shù)。而現(xiàn)場可編程門陣列(FPGA)在數(shù)字信號處理中的廣泛應(yīng)用，使得FPGA在雷達(dá)信號處理中也占據(jù)了重要地位。 針對雷達(dá)信號處理的設(shè)計與實現(xiàn)，本文在以下兩個方面展開研究： 一方面以線性調(diào)頻信號(LFM)為例，分別對幾種基本的雷達(dá)信號處理，如正交相干檢波、脈沖壓縮、動目標(biāo)顯示(MTI)/動目標(biāo)檢測(MTD)和恒虛警(CFAR)詳細(xì)地闡述了其原理，在此基礎(chǔ)上給出了其經(jīng)常采用的實現(xiàn)方法，并在MATLAB環(huán)境中對各個環(huán)節(jié)進行了參數(shù)化仿真，詳盡地給出了各環(huán)節(jié)的仿真波形圖。針對仿真結(jié)果，直觀形象地說明了不同實現(xiàn)方法的優(yōu)劣。 另一方面結(jié)合MATLAB仿真結(jié)果，給出利用FPGA實現(xiàn)雷達(dá)信號處理的方案。在Xilinx ISE6.3i軟件集成環(huán)境下，通過對Xilinx提供的IP核的調(diào)用，并與VHDL語言相結(jié)合，完成雷達(dá)信號處理的FPGA實現(xiàn)。
標(biāo)簽： FPGA 雷達(dá)信號 處理系統(tǒng)
上傳時間： 2013-04-24
上傳用戶：ylwleon
蟲蟲下載站版權(quán)所有 京ICP備2021023401號-1
