對vga接口做了詳細的介紹，并且有一 ·三段式Verilog的IDE程序，但只有DMA ·電子密碼鎖，基于fpga實現，密碼正 ·IIR、FIR、FFT各模塊程序設計例程， ·基于邏輯工具的以太網開發，基于邏 ·自己寫的一個測溫元件（ds18b20）的 ·光纖通信中的SDH數據幀解析及提取的 ·VHDL Programming by Example（McGr ·這是CAN總線控制器的IP核，源碼是由 ·FPGA設計的SDRAM控制器，有仿真代碼 ·xilinx fpga 下的IDE控制器原代碼, ·用verilog寫的，基于查表法實現的LO ·精通verilog HDL語言編
上傳時間： 2014-12-04
上傳用戶：colinal
每個代碼見壓縮包內文件名，分別為使用單片機控制AD9627的代碼，已在硬件電路實現；基于FPGA的DDR SDRAM控制源代碼，將文件夾內文件加入同一工程即可；以及三份FPGA內部學習資料。 C代碼開發環境為KeilC，verilog代碼開發環境為Quartus。
標簽： 代碼
上傳時間： 2017-09-02
上傳用戶：ruixue198909
This manual describes SAMSUNG s S3C2410X 16/32-bit RISC microprocessor. This product is designed to provide hand-held devices and general applications with cost-effective, low-power, and high-performance microcontroller solution in small die size. To reduce total system cost, the S3C2410X includes the following components separate 16KB Instruction and 16KB Data Cache, MMU to handle virtual memory management, LCD Controller (STN & TFT), NAND Flash Boot Loader, System Manager (chip select logic and SDRAM Controller), 3-ch UART, 4-ch DMA, 4-ch Timers with PWM, I/O Ports, RTC, 8-ch 10-bit ADC and Touch Screen Interface, IIC-BUS Interface, IIS-BUS Interface, USB Host, USB Device, SD Host & Multi-Media Card Interface, 2-ch SPI and PLL for clock generation.
標簽： This microprocessor describes S3C2410X
上傳時間： 2014-01-11
上傳用戶：shizhanincc
DSP 初始化EMIF SDRAM 和 FLASH測試代碼，已測試成功！
標簽： DSP，SDRAM
上傳時間： 2015-03-05
上傳用戶：胖飛smile
第一章、ALTERA QUATUSII 5.0 使用介紹...................................... 3 1. 概述.................................................................. 3 2. QUATUSII 設計過程..................................................... 5 2.1. 建立工程.......................................................... 5 2.2. 建立設計.......................................................... 6 2.2.1 使用QUATUSII BLOCK EDITOR 建立原理圖文件.............................. 7 2.2、2 使用 QUARTUS II TEXT EDITOR .......................................... 8 2.2.3 使用 VERILOG HDL、VHDL 與 AHDL ...................................... 9 3. 編譯綜合設計.......................................................... 9 4. 仿真工程............................................................. 11 5. 分配設備與管腳....................................................... 12 6. 程序下載............................................................. 15 7. 調試與軟件邏輯分析儀的使用........................................... 16 7.1. 設置和運行 SIGNALTAP II 邏輯分析器................................. 17 7.2. 設置觸發器： ..................................................... 18 第二章 FPGA 試驗平臺介紹................................................. 19 1 簡介................................................................... 19 2 主要的器件和特性....................................................... 19 3 LED，撥碼開關和按鍵................................................... 21 3.1 十二個發光二極管（LED）七段數碼顯示器.............................. 21 3.2 四位撥碼開關和兩個功能按鍵......................................... 24 4 RS-232 串口............................................................ 24 5 PS/2 鼠標、鍵盤接口.................................................... 26 6 VGA 接口.............................................................. 26 7 USB1.1 接口........................................................... 26 8 LCD 接口.............................................................. 27 9 高速，異步SRAM ....................................................... 27 10 高速，同步SDRAM ...................................................... 33 11 大容量，快速FLASH .................................................... 35 12 USB2.0 芯片接口....................................................... 38 13 編程和調試接口....................................................... 39 14 時鐘源............................................................... 39 15 電源方案............................................................. 41 16 復位電路............................................................. 42 17 擴展板接口........................................................... 42 第三章 數字電路與數字系統試驗........................................... 45 第一部分 基礎試驗....................................................... 45 實驗一 3/8 譯碼器....................................................... 45 實驗二 分頻器........................................................... 47 實驗三 BCD 七段顯示譯碼器實驗............................................ 47 實驗四 模擬74LS160 計數器實驗........................................... 50 實驗五 交通燈控制器..................................................... 51 實驗六 乒乓球游戲機..................................................... 52 試驗七 掃描數碼顯示器................................................... 54 試驗八 頻率計........................................................... 56 第二部分 接口控制器試驗................................................. 58 試驗九 RS-232 串口控制器................................................. 58 試驗十 LCD 顯示試驗...................................................... 60 試驗十一 VGA 控制輸出試驗............................................... 64 試驗十二 PS/2 鍵盤控制器試驗............................................ 66 試驗十三 接口互連試驗................................................... 69
標簽： FPGA
上傳時間： 2015-10-08
上傳用戶：shzweh1234
貼出來和大家分享一下，文中借鑒來自互聯網和書籍 硬件平臺：康草EP2C5-V5 FPGA :EP2C5Q208C8N SDRAM:K4S641632k Flash:JS28F640 4位led，輸入0時亮 1位按鍵，有上拉，平時為高電平狀態 軟件平臺：Microsoft Windows xp Professional sp3(深度D版) Quartus II 10.0 SP1 Build: 262 Nios II IDE 10.0 SP1 Build: 262
上傳時間： 2018-10-31
上傳用戶：殘紅一號
FPGA讀寫SD卡讀取BMP圖片通過LCD顯示例程實驗 Verilog邏輯源碼Quartus工程文件+文檔說明,FPGA型號Cyclone4E系列中的EP4CE6F17C8，Quartus版本17.1。1 實驗簡介在前面的實驗中我們練習了 SD 卡讀寫，VGA 視頻顯示等例程，本實驗將 SD 卡里的 BMP 圖片讀出，寫入到外部存儲器，再通過 VGA、LCD 等顯示。本實驗如果通過液晶屏顯示，需要有液晶屏模塊。2 實驗原理在前面的實驗中我們在 VGA、LCD 上顯示的是彩條，是 FPGA 內部產生的數據，本實驗將彩條替換為 SD 內的 BMP 圖片數據，但是 SD 卡讀取速度遠遠不能滿足顯示速度的要求，只能先寫入外部高速 RAM，再讀出后給視頻時序模塊顯示module top( input clk, input rst_n, input key1, output [5:0] seg_sel, output [7:0] seg_data, output vga_out_hs, //vga horizontal synchronization output vga_out_vs, //vga vertical synchronization output[4:0] vga_out_r, //vga red output[5:0] vga_out_g, //vga green output[4:0] vga_out_b, //vga blue output sd_ncs, //SD card chip select (SPI mode) output sd_dclk, //SD card clock output sd_mosi, //SD card controller data output input sd_miso, //SD card controller data input output SDRAM_clk, //SDRAM clock output SDRAM_cke, //SDRAM clock enable output SDRAM_cs_n, //SDRAM chip select output SDRAM_we_n, //SDRAM write enable output SDRAM_cas_n, //SDRAM column address strobe output SDRAM_ras_n, //SDRAM row address strobe output[1:0] SDRAM_dqm, //SDRAM data enable output[1:0] SDRAM_ba, //SDRAM bank address output[12:0] SDRAM_addr, //SDRAM address inout[15:0] SDRAM_dq //SDRAM data);parameter MEM_DATA_BITS = 16 ; //external memory user interface data widthparameter ADDR_BITS = 24
標簽： fpga
上傳時間： 2021-10-27
上傳用戶：
RA8889ML3N是一款低功耗及顯示功能強大的彩色 TFT 控制器，內部具有內存 SDRAM，為了可以快速為顯示內存進行屏幕更新， RA8889 支持 MCU 端 8080/6800 8/16-bit 異步并列接口與 3/4 線 SPI 及 IIC串行接口，提供多段的顯示內存緩沖區段，并提供畫中畫 (PIP)、透明度控制與顯示旋轉鏡像及內建 JPEG & AVI 視頻解碼功能，支持AVI顯示的自動播放、暫停和停止功能。*RA8889ML3N支持 16/18/24-bit CMOS 接口屏幕 *RA8889ML3N支持以下分辨率，最大可支持1366X800像素：
上傳時間： 2021-12-08
上傳用戶：jason_vip1
FPGA讀取OV5640攝像頭數據并通過VGA或LCD屏顯示輸出的Verilog邏輯源碼Quartus工程文件+文檔說明，FPGA型號Cyclone4E系列中的EP4CE6F17C8，Quartus版本17.1。module top( input clk, input rst_n, output cmos_scl, //cmos i2c clock inout cmos_sda, //cmos i2c data input cmos_vsync, //cmos vsync input cmos_href, //cmos hsync refrence,data valid input cmos_pclk, //cmos pxiel clock output cmos_xclk, //cmos externl clock input [7:0] cmos_db, //cmos data output cmos_rst_n, //cmos reset output cmos_pwdn, //cmos power down output vga_out_hs, //vga horizontal synchronization output vga_out_vs, //vga vertical synchronization output[4:0] vga_out_r, //vga red output[5:0] vga_out_g, //vga green output[4:0] vga_out_b, //vga blue output SDRAM_clk, //SDRAM clock output SDRAM_cke, //SDRAM clock enable output SDRAM_cs_n, //SDRAM chip select output SDRAM_we_n, //SDRAM write enable output SDRAM_cas_n, //SDRAM column address strobe output SDRAM_ras_n, //SDRAM row address strobe output[1:0] SDRAM_dqm, //SDRAM data enable output[1:0] SDRAM_ba, //SDRAM bank address output[12:0] SDRAM_addr, //SDRAM address inout[15:0] SDRAM_dq //SDRAM data);
上傳時間： 2021-12-18
上傳用戶：
這是一份micron ddr spec僅相關SI測試工程師測試參考
標簽： ddr
上傳時間： 2021-12-31
上傳用戶：
<center id="icg88"></center>
