電子書-RTL Design Style Guide for Verilog HDL540頁A FF having a fixed input value is generated from the description in the upper portion of Example 2-21. In this case, ’0’ is output when the reset signal is asynchronously input, and ’1’ is output when the START signal rises. Therefore, the FF data input is fixed at the power supply, since the typical value ’1’ is output following the rise of the START signal. When FF input values are fixed, the fixed inputs become untestable and the fault detection rate drops. When implementing a scan design and converting to a scan FF, the scan may not be executed properl not be executed properly, so such descriptions , so such descriptions are not are not recommended. recommended.[1] As in the lower part of Example 2-21, be sure to construct a synchronous type of circuit and ensure that the clock signal is input to the clock pin of the FF. Other than the sample shown in Example 2-21, there are situations where for certain control signals, those that had been switched due to the conditions of an external input will no longer need to be switched, leaving only a FF. If logic exists in a lower level and a fixed value is input from an upper level, the input value of the FF may also end up being fixed as the result of optimization with logic synthesis tools. In a situation like this, while perhaps difficult to completely eliminate, the problem should be avoided as much as possible.
標簽： RTL verilog hdl
上傳時間： 2022-03-21
上傳用戶：canderile
近距電能傳輸——高效安全近距電能傳輸一般基于電磁感應原理進行。在此技術基礎上，當接收器鄰近發(fā)射器時才會進行電能傳輸。電磁感應技術的歷史長達百年，多年米一直應用于各類電子產(chǎn)品中—如此普及全因其簡單、高效以及安全技術概覽以下將為你簡要介紹無線電能傳輸技術。System Overview(Communication)Receiver sends messagesTo provide control information to the transmitterBy load modulation on the power signaTransmitter receives messagesTo receive control information frorn the recelverBy de-modulation of the reflected loadPower Pick Up( Receiver)Secondary coil (L Serial resonance capacitor (C) for efficient power transfer Parallel resonance capacitor(C, )for detection purposes Rectifier: full bridge(diode, or switched)+ capacitor Output switch for(dis)connecting the loadReceiver modulates load by Switching modulation resistor(R,n),or Switching modulation capacitor(Ca)Transmitter de-modulates reflected load by Sensing pnmary coil curent (p)and/o Sensing primary coil voltage (V,
上傳時間： 2022-03-31
上傳用戶：
LT8711H是一款高性能Type-C / DP1.2至HDMI1.4轉(zhuǎn)換器，旨在將USB Type-C源或DP1.2源連接至HDMI1.4接收器。LT8711H集成了符合DP1.2的接收器和符合HDMI1.4的發(fā)送器。此外，還包括兩個CC控制器，用于CC通信以實現(xiàn)DP Alt Mode和功率傳輸功能，一個用于上游Type-C端口，另一個用于下游端口
上傳時間： 2022-04-25
上傳用戶：20125101110
基于PSIM仿真軟件，分析了Boost電路拓撲結(jié)構，設定了參數(shù)要求進行電路仿真設計，通過電路仿真軟件PSIM對Boost電路工作在CCM模式下，合理設置占空比參數(shù)。實驗結(jié)果表明理論分析與仿真的一致性和參數(shù)設計的正確性，輸出電壓和電流參數(shù)穩(wěn)定，Boost電路輸出效率高。This design is based on PSIM simulation software,analyzes the topology of Boost circuit,sets the parameter re- quirements for circuit simulation design,and reasonably sets the duty cycle parameters for Boost circuit working in CCM mode through PSIM simulation software.The experimental results show that the theoretical analysis and simulation are consis- tent and the parameter design is correct,the output voltage and current parameters are stable.
上傳時間： 2022-05-04
上傳用戶：
Vivado設計分為Project Mode和Non-project Mode兩種模式，一般簡單設計中，我們常用的是Project Mode。在本手冊中，我們將以一個簡單的實驗案例，一步一步的完成Vivado的整個設計流程一、新建工程1、打開Vivado 2013.4開發(fā)工具，可通過桌面快捷方式或開始菜單中xilinx DesignTools-Vivado 2013.4下的Vivado 2013.4打開軟件，開啟后，軟件如下所示：2、單擊上述界面中Create New Project圖標，彈出新建工程向?qū)Вc擊Next.3、輸入工程名稱、選擇工程存儲路徑，并勾選Create project subdirectory選項，為工程在指定存儲路徑下建立獨立的文件夾。設置完成后，點擊Next注意：工程名稱和存儲路徑中不能出現(xiàn)中文和空格，建議工程名稱以字母、數(shù)字、下劃線來組成。4、選擇RTL Project一項，并勾選Do not specifty sources at this time，勾選該選項是為了跳過在新建工程的過程中添加設計源文件。點擊Next.IA5、根據(jù)使用的FPGA開發(fā)平臺，選擇對應的FPGA目標器件。（在本手冊中，以xilinx官方開發(fā)板KC705為例，Nexys4開發(fā)板請選擇Artix-7 XC7A100TCSG324-2的器件，即Family和Subfamily均為Artix-7，封裝形式（Package）為cSG324，速度等級（Speed grade）為-1，溫度等級（Temp Grade）為C）。點擊Next6、確認相關信息與設計所用的的FPGA器件信息是否一致，一致請點擊Finish，不一致，請返回上一步修改。二、設計文件輸入1、如下圖所示，點擊Flow Navigator下的Project Manager->Add Sources或中間Sources中的對話框打開設計文件導入添加對話框。2、選擇第二項Add or Create Design Sources，用來添加或新建Verilog或VHDL源文件，點擊Next
標簽： vivado
上傳時間： 2022-05-28
上傳用戶：默默
一、產(chǎn)品特性介紹二、接線三、操作器說明四、客戶參數(shù)五、監(jiān)控軟件六、故障排除七、容量計算壹、產(chǎn)品特性介紹211代表了伺服馬達和驅(qū)動器技術的尖端高功能，高質(zhì)量，小體積是211成功之關鍵在211產(chǎn)品中，有四種馬達和一種驅(qū)動器。其規(guī)格從30w到7.5kw馬達簡介1）SGMAH伺服馬達利于高加速度的高轉(zhuǎn)矩-慣性比用于輕工業(yè)（1P55）額定速度3000rpm，最高速度5000rpm主要用途：電子裝配，高速定寸裁切，成型機，PCB鉆孔2）SGMPH伺服馬達適用于惡劣的工作環(huán)境（IP67）長度最短的211同服馬達額定速度3000rpm，最高速度5000rpm主要用途：半導體應用，食品包裝，機器人3）SGMGH伺服馬達一般用途的伺服馬達大容量（0.5KW到7.5KW）適用于惡劣的工作環(huán)境（IP67）主要用途：CNC工作母機，半導體應用，傳送線，包裝，轉(zhuǎn)換機額定速度1500rpm，最高速度3000rpm4）SGMSH伺服馬達利于高加速度的高轉(zhuǎn)矩-慣性比適用于惡劣的工作環(huán)境（IP67）額定速度3000rpm，最高速度5000rpm主要用途：制袋機，成型機，PCB鉆孔，高速工作母機SGDM驅(qū)動器400W或低于400W的100V或200V單相型800W和1500W的驅(qū)動器經(jīng)改裝后可使用單相200V電源。500W或高于500W的200V 3相驅(qū)動器型號說明按MODE/SET鍵可選擇狀況顯示、輔助功能、參數(shù)設定、監(jiān)視模式等四種模式狀況顯示是通電后的系統(tǒng)設立顯示。狀況顯示表示了驅(qū)動器的狀況（停止，運行和超行）。Fn000警報追蹤顯示顯示驅(qū)動器內(nèi)最后的10個警報的狀況。Fn001自動調(diào)諧的剛性設立決定自動調(diào)諧的機器的剛性。Fn002寸動方式操作在沒有外部指令的情況下操作伺服馬達。Fn003尋找原點方式尋找編碼器原始脈沖脈位置。用于校正馬達與機器
標簽： 伺服
上傳時間： 2022-05-31
上傳用戶：canderile
特點:o ARM? Cortex?-M4 CPU 平臺o 高達150MHz 的高性能Cortex?-M4 處理器o 集成FPU 和MPUo 內(nèi)存o 512KB 片上SRAMo 2KB 至512KB 可編程保持存儲區(qū)o 閃存o 1MB 集成閃存o 原地執(zhí)行NOR 閃存接口，在閃存中執(zhí)行時接近0 等待狀態(tài)o 供電和復位管理系統(tǒng)o 片上穩(wěn)壓器，支持1.7V-3.6V 輸入o 上電復位（POR）o 時鐘管理o 10-30MHz 晶體振蕩器o 內(nèi)部16MHz RCo 32kHz 晶體振蕩器o 內(nèi)部32kHz RCo 具有可編程輸出頻率的低功耗PLLo 通用DMA：具有硬件流控制的8 通道DMA 控制器o 安全o 使用TRNG（真隨機數(shù)發(fā)生器）的簡單加密引擎o 定時器/計數(shù)器o 1x 系統(tǒng)節(jié)拍定時器o 4x 32 位定時器o 1x 看門狗定時器o 功耗（待確認）o 滿載：待定uA/MHz @ 25°Co 運行：待定uA /MHz @ 25°Co 停止：待定@ 25°Co 保留：待定@ 25°C，32kB 保留存儲器o 待機：待定@ 25°C，內(nèi)部32kHz RCo 12 位逐次逼近寄存器（SAR）ADCo 每秒最多2M 樣本o 可通過8:1 多路復用器選擇輸入o 1 個帶有集成PHY 的USB 2.0 高速雙角色端口o 兩個SD / SDIO 主機接口o SD/SDIO 2.0 模式：時鐘高達50MHzo LCD 控制器o 分辨率高達480x320o 6800 和8080 異步模式（8 位）o JTAG 調(diào)試功能o 3 個PWM（6 個輸出），3 個捕捉和3 個QEP 模塊o 4x UART，帶有HW 流控制，最高可達4Mbpso 3x I2C，支持Fast Mode+（1000kbps）o 2x I2S 接口o 3x SPI 主器件高達25MHz，1x SPI 從器件高達10MHzo 32 個GPIOo 68 引腳QFN 封裝o 溫度范圍：-40 至85°C4.1 帶FPU 內(nèi)核的ARM?CORTEX?-M4帶有FPU 處理器的ARM?Cortex?-M4 是一款32 位RISC 處理器，具有出色的代碼和功率效率。它支持一組DSP 指令，以允許高效執(zhí)行信號處理算法，非常適合于可穿戴和其他嵌入式市場。集成的單精度FPU（浮點單元）便于重用第三方庫，從而縮短開發(fā)時間。內(nèi)部內(nèi)存保護單元（MPU）用于管理對內(nèi)的訪問，以防止一個任務意外破壞另一個活動任務使用的內(nèi)存。集成緊密耦合的嵌套向量中斷控制器，提供多達16 個優(yōu)先級。4.2 系統(tǒng)內(nèi)存Bock 包含512kB 零等待狀態(tài)SRAM，非常適合于當今算法日益增長的需求。同時，內(nèi)存被細分為更小的區(qū)，從而可以單獨地關閉以降低功耗。4.3 閃存和XIP 單元提供1MB 的集成NOR 閃存，以支持CPU 直接執(zhí)行。為了提高性能，XIP 單元具有集成的緩存系統(tǒng)。緩沖內(nèi)存與系統(tǒng)內(nèi)存共享。與從系統(tǒng)內(nèi)存運行性能相比，XIP 單元使得許多應用程序的運行接近100％。4.4 ROM集成ROM 固件包含通過NOR 閃存正常引導所需的引導加載程序，支持用于批量生產(chǎn)的閃存編程，還包括用于調(diào)試目的的UART 和USB 啟動功能。
標簽： tg401
上傳時間： 2022-06-06
上傳用戶：qdxqdxqdxqdx
TPS61088 具有 10A 開關的 13.2V 輸出，同步升壓轉(zhuǎn)換器PS61088 是一款高功率密度的全集成升壓轉(zhuǎn)換器，配有一個 11mΩ 功率開關和一個 13mΩ 整流器開關，可為便攜式系統(tǒng)提供高效的小尺寸解決方案。TPS61088 具有 2.7V 至 12V 的寬輸入電壓范圍，可支持 用于 單節(jié)或雙節(jié)鋰電池。該器件具備 10A 開關電流能力，并且能夠提供高達 12.6V 的輸出電壓。TPS61088 采用自適應恒定關斷時間峰值電流控制拓撲結(jié)構來調(diào)節(jié)輸出電壓。在中等到重負載條件下，TPS61088 工作在 PWM 模式。在輕負載條件下，該器件可通過 MODE 引腳選擇下列兩種工作模式之一。一種是可提高效率的 PFM 模式；另一種是可避免因開關頻率較低而引發(fā)應用問題的強制 PWM 模式。可通過外部電阻在 200kHz 至 2.2MHz 范圍內(nèi)調(diào)節(jié) PWM 模式下的開關頻率。TPS61088 還實現(xiàn)了可編程的軟啟動功能和可調(diào)節(jié)的開關峰值電流限制功能。此外，該器件還提供有 13.2V 輸出過壓保護、逐周期過流保護和熱關斷保護。TPS61088 采用 20 引腳 4.50mm × 3.50mm VQFN 封裝。
上傳時間： 2022-06-15
上傳用戶：ttalli
RX-8801 SA Features built-in 32.768 kHz DTCXO, High Stability Supports l'C-Bus's high speed mode (400 kHz)Alarm interrupt function for day, date, hour, and minute settings Fixed-cycle timer interrupt function Time update interrupt function32.768 kHz output with OE function Auto correction of leap years Wide interface voltage range: 2.2 V to 5.5 V Wide time-keeping voltage range:1.8 V to 5.5 V Low current consumption: 0.84A/3V (Typ.)is an IC bus interface-compliant real-time clock which includes a 32.768 kHz DTCXO In addition to providing a calendar (year, month, date, day, hour, minute, second) function and a clock counter function, this module provides an abundance of other functions including an alarm function, fixed-cycle timer unction, time update interrupt function, and 32.768 kHz output function.The devices in this module are fabricated via a C-MOS process for low current consumption, which enables ong-term battery back-up.
上傳時間： 2022-06-17
上傳用戶：
Abstract: A sliding mode observer and fractional-order phase-locked loop (FO-PLL) method is proposed for the sensorless speed control of a permanent magnet synchronous motor (PMSM).The saturation function is adopted in order to reduce the chattering phenomenon caused by the sliding mode observer. In this proposed FO-PLL, method, a regulable fractional order r is involved, which means that the FO-PLL provides an extra degree of freedom. In fact, the conventional phase-locked loop (PLL) applied in sensorless PMSM control can be seen as a special case of the proposed FO-PLL. By selecting a proper fractional order r a better performance may be achieved. The computer simulation results demonstrate the effectiveness of the proposed method.Key words: fractional calculus; fractional order phase-locked loop; sensorless control; sliding mode observer; permanent magnet synchronous motor; speed controll
上傳時間： 2022-06-18
上傳用戶：
