怎樣寫TESTBENCH-xilinx 在ISE 環境中， 當前資源操作窗顯示了資源管理窗口中選中的資源文件能進行的相關操作。在資源管理窗口選中了 TESTBENCH 文件后，在當前資源操作窗顯示的 ModelSim Simulator 中顯示了4種能進行的模擬操作，分別是：Simulator Behavioral Model（功能仿真）、Simulator Post-translate VHDL Model（翻譯后仿真）、Simulator Post-Map VHDL Model（映射后仿真）、Simulator Post-Place & Route VHDL Model（布局布線后仿真） 。如
標簽： TESTBENCH-xilinx
上傳時間： 2013-11-14
上傳用戶：467368609
verilog TESTBENCH設計技巧和策略
標簽： TESTBENCH verilog 設計技巧 策略
上傳時間： 2013-11-01
上傳用戶：hzakao
編寫高效率的TESTBENCH
標簽： TESTBENCH 編寫 高效率
上傳時間： 2013-10-28
上傳用戶：竺羽翎2222
上傳時間： 2013-12-24
上傳用戶：cylnpy
上傳時間： 2013-10-29
上傳用戶：drink！
DES 加密算法的VHDL和VERILOG 源程序及其TESTBENCH。
標簽： TESTBENCH VERILOG VHDL DES
上傳時間： 2015-01-04
上傳用戶：songyue1991
148個verilog hdl小程序（有很多TESTBENCH）——.
標簽： TESTBENCH verilog 148 hdl
上傳時間： 2015-01-28
上傳用戶：tianjinfan
flash接口控制器的VHDL以及verilog源代碼和TESTBENCH程序
標簽： TESTBENCH verilog flash VHDL
上傳時間： 2013-12-26
上傳用戶：netwolf
用VHDL寫的數字鎖相環程序 pll.vhd為源文件 pllTB.vhd為TESTBENCH
標簽： vhd TESTBENCH pllTB VHDL
上傳時間： 2014-01-20
上傳用戶：zwei41
這是從opencores下的fifo代碼,包括了異步和同步的,還有寫的TESTBENCH,希望對大家有用.
標簽： opencores TESTBENCH fifo 代碼
上傳時間： 2015-06-17
上傳用戶：杜瑩12345
蟲蟲下載站版權所有 京ICP備2021023401號-1
