Interface 8051 to Coolrunner CPLD(Xilinx App)
標簽： Coolrunner Interface Xilinx 8051
上傳時間： 2013-09-05
上傳用戶：bcjtao
Xilinx FPGA設計進階(提高篇）
上傳時間： 2013-09-05
上傳用戶：fdfadfs
本文討論了如何設計有效的testbench，適合剛接觸testbench不久的用戶閱讀提高 （xilinx公司編寫）
標簽： Testbenches Efficient Writing
上傳時間： 2013-10-18
上傳用戶：xiaodu1124
Xilinx UltraScale™ 架構針對要求最嚴苛的應用，提供了前所未有的ASIC級的系統級集成和容量。 UltraScale架構是業界首次在All Programmable架構中應用最先進的ASIC架構優化。該架構能從20nm平面FET結構擴展至16nm鰭式FET晶體管技術甚至更高的技術，同 時還能從單芯片擴展到3D IC。借助Xilinx Vivado®設計套件的分析型協同優化，UltraScale架構可以提供海量數據的路由功能，同時還能智能地解決先進工藝節點上的頭號系統性能瓶頸。 這種協同設計可以在不降低性能的前提下達到實現超過90%的利用率。 UltraScale架構的突破包括： • 幾乎可以在晶片的任何位置戰略性地布置類似于ASIC的系統時鐘，從而將時鐘歪斜降低達50% • 系統架構中有大量并行總線，無需再使用會造成時延的流水線，從而可提高系統速度和容量 • 甚至在要求資源利用率達到90%及以上的系統中，也能消除潛在的時序收斂問題和互連瓶頸 • 可憑借3D IC集成能力構建更大型器件，并在工藝技術方面領先當前行業標準整整一代 • 能在更低的系統功耗預算范圍內顯著提高系統性能，包括多Gb串行收發器、I/O以及存儲器帶寬 • 顯著增強DSP與包處理性能 賽靈思UltraScale架構為超大容量解決方案設計人員開啟了一個全新的領域。
標簽： UltraScale Xilinx 架構
上傳時間： 2013-11-17
上傳用戶：皇族傳媒
中文版詳情瀏覽：http://www.elecfans.com/emb/fpga/20130715324029.html Xilinx UltraScale:The Next-Generation Architecture for Your Next-Generation Architecture The Xilinx® UltraScale™ architecture delivers unprecedented levels of integration and capability with ASIC-class system- level performance for the most demanding applications. The UltraScale architecture is the industr y's f irst application of leading-edge ASIC architectural enhancements in an All Programmable architecture that scales from 20 nm planar through 16 nm FinFET technologies and beyond, in addition to scaling from monolithic through 3D ICs. Through analytical co-optimization with the X ilinx V ivado® Design Suite, the UltraScale architecture provides massive routing capacity while intelligently resolving typical bottlenecks in ways never before possible. This design synergy achieves greater than 90% utilization with no performance degradation. Some of the UltraScale architecture breakthroughs include: • Strategic placement (virtually anywhere on the die) of ASIC-like system clocks, reducing clock skew by up to 50% • Latency-producing pipelining is virtually unnecessary in systems with massively parallel bus architecture, increasing system speed and capability • Potential timing-closure problems and interconnect bottlenecks are eliminated, even in systems requiring 90% or more resource utilization • 3D IC integration makes it possible to build larger devices one process generation ahead of the current industr y standard • Greatly increased system performance, including multi-gigabit serial transceivers, I/O, and memor y bandwidth is available within even smaller system power budgets • Greatly enhanced DSP and packet handling The Xilinx UltraScale architecture opens up whole new dimensions for designers of ultra-high-capacity solutions.
標簽： UltraScale Xilinx 架構
上傳時間： 2013-11-13
上傳用戶：瓦力瓦力hong
FPGA 設計人員在滿足關鍵時序余量的同時力爭實現更高性能，在這種情況下，存儲器接口的設計是一個一向構成艱難而耗時的挑戰。Xilinx FPGA 提供 I/O 模塊和邏輯資源，從而使接口設計變得更簡單、更可
上傳時間： 2013-10-15
上傳用戶：ecooo
本設計的整體思路是：以XILINX FPGA作為控制中心，通過提取熱釋電紅外傳感器感應到的人體紅外線信息，并利用溫度傳感器DS18B20檢測環境溫度并直接輸出數字溫度信號給FPGA 進行處理，在LED數碼管上顯示當前環境溫度值以及預設溫度值。通過獨立鍵盤輸入預設溫度值，其中預設溫度值只能為整數形式，檢測到的當前環境溫度可精確 到小數點后一位。同時采用PWM脈寬調制方式來改變直流風扇電機的轉速。并通過兩個按鍵改變預設溫度值，一個提高預設溫度，另一個降低預設溫度值。系統結 構框圖如下：
上傳時間： 2013-11-14
上傳用戶：dianxin61
xilinx v5 95t 開發板原理圖，xilinx_v5sx95t_schematics(xilinx v5 95t 開發板原理圖)。
標簽： t_schematics xilinx_v xilinx 95t
上傳時間： 2014-12-28
上傳用戶：txfyddz
Abstract: Designers who must interface 1-Wire temperature sensors with Xilinx field-programmable gate arrays(FPGAs) can use this reference design to drive a DS28EA00 1-Wire slave device. The downloadable softwarementioned in this document can also be used as a starting point to connect other 1-Wire slave devices. The systemimplements a 1-Wire master connected to a UART and outputs temperature to a PC from the DS28EA00 temperaturesensor. In addition, high/low alarm outputs are displayed from the DS28EA00 PIO pins using LEDs.
標簽： PicoBlaze Create Master Xilinx
上傳時間： 2013-11-05
上傳用戶：a6697238
verilog testbench設計技巧和策略
上傳時間： 2013-11-01
上傳用戶：hzakao
