本資料是關(guān)于Altera公司 Stratix V GX FPGA開發(fā)板電路圖的資料。資料包括開發(fā)板原理圖、PCB圖。
標(biāo)簽： Stratix Altera FPGA GX
上傳時(shí)間： 2013-10-25
上傳用戶：風(fēng)為裳的風(fēng)
本文是關(guān)于 xilinx公司的7系列FPGA應(yīng)用指南。 xilinx公司的7系列FPGA包括3個(gè)子系列，Artix-7、 Kintex-7和Virtex-7。本資料就是對(duì)這3各系列芯片的介紹。 下表是xilinx公司的7系列FPGA芯片容量對(duì)比表
標(biāo)簽： xilinx FPGA 應(yīng)用指南
上傳時(shí)間： 2013-11-01
上傳用戶：1234321@q
全新賽靈思（Xilinx）FPGA 7系列芯片精彩剖析:賽靈思的最新7系列FPGA芯片包括3個(gè)子系列，Artix-7、 Kintex-7和Virtex-7。在介紹芯片之前，先看看三個(gè)子系列芯片的介紹表，如下表1所示： 表1 全新Xilinx FPGA 7系列子系列介紹表 (1) Artix-7 FPGA系列——業(yè)界最低功耗和最低成本 通過表1我們不難得出以下結(jié)論： 與上一代 FPGA相比，其功耗降低了50%，成本削減了35%，性能提高30%，占用面積縮減了50%，賽靈思FPGA芯片在升級(jí)中，功耗和性能平衡得非常好。
標(biāo)簽： Xilinx FPGA 賽靈思 系列芯片
上傳時(shí)間： 2013-12-20
上傳用戶：dongbaobao
AstroII-EVB-F1K(A)-L144開發(fā)板用戶指南
標(biāo)簽： AstroII-EVB-F 144 開發(fā)板 用戶
上傳時(shí)間： 2013-11-08
上傳用戶：liuchee
本資料是關(guān)于智能型器件AstroII_ISC用戶指南。
標(biāo)簽： AstroII_ISC 用戶
上傳時(shí)間： 2013-10-11
上傳用戶：liaocs77
本資料是關(guān)于智能型器件AstroII數(shù)據(jù)手冊(cè)1.0
標(biāo)簽： AstroII 1.0 數(shù)據(jù)手冊(cè)
上傳時(shí)間： 2013-11-14
上傳用戶：yzy6007
之前也一直在做關(guān)于Xilinx FPGA各個(gè)方面的文章，但是總體而言就顯得有些雜，總希望能有人能整理一下便于查閱;另外針對(duì)目前電子發(fā)燒友網(wǎng)舉辦的“玩轉(zhuǎn)FPGA：iPad2，賽靈思開發(fā)板等你拿”，小編在電話回訪過程中留意到有很多參賽選手對(duì)Xilinx 公司的FPGA及其設(shè)計(jì)流程不是很熟悉，所以想了想，最終還是決定自己動(dòng)手整合一下。一方面給自己梳理梳理相關(guān)知識(shí)架構(gòu)，另一方面的話，跟大家分享分享，希望對(duì)大家有所幫助，當(dāng)然更加希望Xilinx? FPGA工程師/愛好者能跟我們一起來探討學(xué)習(xí)!《成為Xilinx FPGA設(shè)計(jì)專家》這本電子書，計(jì)劃分為3大部分：基礎(chǔ)篇、提升篇、高級(jí)篇。 當(dāng)然這里講的就是《成為Xilinx FPGA設(shè)計(jì)專家》(基礎(chǔ)篇)。本電子書主要論述了等相關(guān)內(nèi)容。本電子書旨在解決工程師日常設(shè)計(jì)中所需的基礎(chǔ)知識(shí)，希望這本電子書可以對(duì)各位Xilinx? FPGA工程師/愛好者有所幫助。
上傳時(shí)間： 2013-10-22
上傳用戶：huql11633
電子發(fā)燒友網(wǎng)：針對(duì)目前電子發(fā)燒友網(wǎng)舉辦的“玩轉(zhuǎn)FPGA：iPad2，賽靈思開發(fā)板等你拿”，小編在電話回訪過程中留意到有很多參賽選手對(duì)Xilinx 公司的FPGA及其設(shè)計(jì)流程不是很熟悉，所以特意在此整理了一些相關(guān)知識(shí)，希望對(duì)大家有所幫助。當(dāng)然也希望Xilinx FPGA愛好者能跟我們一起來探討學(xué)習(xí)！ 本文主要幫助大家熟悉利用ISE進(jìn)行Xilinx 公司FPGA 代碼開發(fā)的基本流程。主要是幫助初學(xué)者了解和初步掌握 ISE 的使用，不需要 FPGA 的開發(fā)基礎(chǔ)，所以對(duì)每個(gè)步驟并不進(jìn)行深入的討論。 圖 實(shí)例顯示成果圖
標(biāo)簽： Xilinx FPGA 設(shè)計(jì)實(shí)例
上傳時(shí)間： 2013-10-16
上傳用戶：腳趾頭
為了實(shí)現(xiàn)對(duì)非相干雷達(dá)的接收相參處理，基于數(shù)字穩(wěn)定校正(DSU)的原理，采用ALTERA公司的StratixⅡ系列芯片和VHDL編程語言，設(shè)計(jì)了一種基于FPGA的DSU硬件實(shí)現(xiàn)方法。實(shí)驗(yàn)結(jié)果表明基于FPGA的DSU方法可以提高程序的執(zhí)行效率和系統(tǒng)的實(shí)時(shí)性，可實(shí)現(xiàn)非相參雷達(dá)的相參化功能。
標(biāo)簽： FPGA 數(shù)字穩(wěn)定校正
上傳時(shí)間： 2013-11-23
上傳用戶：shengyj12345
邏輯綜合帶來了數(shù)字設(shè)計(jì)行業(yè)的革命，有效地提高了生產(chǎn)率，減少了設(shè)計(jì)周期時(shí)間。在手動(dòng)轉(zhuǎn)換設(shè)計(jì)的年代，設(shè)計(jì)過程受到諸多限制，結(jié)更容易帶來人為的錯(cuò)誤。而一個(gè)小小的錯(cuò)誤就導(dǎo)致整個(gè)模塊需進(jìn)行重新設(shè)計(jì)，設(shè)計(jì)轉(zhuǎn)換工作占去了整個(gè)設(shè)計(jì)周期的大部分時(shí)間，驗(yàn)證工作進(jìn)行困難，設(shè)計(jì)技術(shù)無法重用等等。而自動(dòng)邏輯綜合工具的出現(xiàn)，突破了上述種種限制，使得設(shè)計(jì)者從繁瑣的轉(zhuǎn)換工作中解脫出來，將更多的時(shí)間用于驗(yàn)證和優(yōu)化，不僅保證了功能的實(shí)現(xiàn)，而且有利于提高性能。可見，綜合在邏輯設(shè)計(jì)中具有舉足輕重的作用。
標(biāo)簽： 邏輯設(shè)計(jì)
上傳時(shí)間： 2013-10-25
上傳用戶：colinal
蟲蟲下載站版權(quán)所有 京ICP備2021023401號(hào)-1
