邏輯綜合帶來了數(shù)字設(shè)計(jì)行業(yè)的革命，有效地提高了生產(chǎn)率，減少了設(shè)計(jì)周期時(shí)間。在手動(dòng)轉(zhuǎn)換設(shè)計(jì)的年代，設(shè)計(jì)過程受到諸多限制，結(jié)更容易帶來人為的錯(cuò)誤。而一個(gè)小小的錯(cuò)誤就導(dǎo)致整個(gè)模塊需進(jìn)行重新設(shè)計(jì)，設(shè)計(jì)轉(zhuǎn)換工作占去了整個(gè)設(shè)計(jì)周期的大部分時(shí)間，驗(yàn)證工作進(jìn)行困難，設(shè)計(jì)技術(shù)無法重用等等。而自動(dòng)邏輯綜合工具的出現(xiàn)，突破了上述種種限制，使得設(shè)計(jì)者從繁瑣的轉(zhuǎn)換工作中解脫出來，將更多的時(shí)間用于驗(yàn)證和優(yōu)化，不僅保證了功能的實(shí)現(xiàn)，而且有利于提高性能。可見，綜合在邏輯設(shè)計(jì)中具有舉足輕重的作用。
資源簡(jiǎn)介：可編程邏輯設(shè)計(jì)快速入門手冊(cè) 英
上傳時(shí)間： 2013-04-15
上傳用戶：eeworm
資源簡(jiǎn)介：專輯類-可編程邏輯器件相關(guān)專輯-96冊(cè)-1.77G 可編程邏輯設(shè)計(jì)快速入門手冊(cè)-218頁-5.1M-英.pdf
上傳時(shí)間： 2013-07-04
上傳用戶：acwme
資源簡(jiǎn)介：??? 邏輯綜合帶來了數(shù)字設(shè)計(jì)行業(yè)的革命，有效地提高了生產(chǎn)率，減少了設(shè)計(jì)周期時(shí)間。在手動(dòng)轉(zhuǎn)換設(shè)計(jì)的年代，設(shè)計(jì)過程受到諸多限制，結(jié)更容易帶來人為的錯(cuò)誤。而一個(gè)小小的錯(cuò)誤就導(dǎo)致整個(gè)模塊需進(jìn)行重新設(shè)計(jì)，設(shè)計(jì)轉(zhuǎn)換工作占去了整個(gè)設(shè)計(jì)周期的大部分時(shí)間，...
上傳時(shí)間： 2013-10-25
上傳用戶：colinal
資源簡(jiǎn)介：可編程邏輯設(shè)計(jì)的程序！24位十進(jìn)制頻率計(jì)！可使ＥＤＡ實(shí)驗(yàn)?zāi)晗錅y(cè)量指定頻率！
上傳時(shí)間： 2014-01-11
上傳用戶：wys0120
資源簡(jiǎn)介：可編程邏輯器件相關(guān)專輯 96冊(cè) 1.77G可編程邏輯設(shè)計(jì)快速入門手冊(cè) 218頁 5.1M 英.pdf
上傳時(shí)間： 2014-05-05
上傳用戶：時(shí)代將軍
資源簡(jiǎn)介：可編程邏輯系統(tǒng)的VHDL設(shè)計(jì)技術(shù) .PDF
上傳時(shí)間： 2013-07-22
上傳用戶：eeworm
資源簡(jiǎn)介：現(xiàn)場(chǎng)可編程邏輯門陣列器件 FPGA原理及應(yīng)用設(shè)計(jì)
上傳時(shí)間： 2013-04-15
上傳用戶：eeworm
資源簡(jiǎn)介：專輯類----可編程邏輯器件相關(guān)專輯 可編程邏輯系統(tǒng)的VHDL設(shè)計(jì)技術(shù)-395頁-12.3M.rar
上傳時(shí)間： 2013-08-02
上傳用戶：mikesering
資源簡(jiǎn)介：專輯類-可編程邏輯器件相關(guān)專輯-96冊(cè)-1.77G 可編程邏輯系統(tǒng)的VHDL設(shè)計(jì)技術(shù)-395頁-12.3M.PDF
上傳時(shí)間： 2013-04-24
上傳用戶：cylnpy
資源簡(jiǎn)介：專輯類-可編程邏輯器件相關(guān)專輯-96冊(cè)-1.77G 現(xiàn)場(chǎng)可編程邏輯門陣列器件-FPGA原理及應(yīng)用設(shè)計(jì)-240頁-11.0M.pdf
上傳時(shí)間： 2013-04-24
上傳用戶：hullow
資源簡(jiǎn)介：設(shè)計(jì)了一種基于ＣＰＬＤ（復(fù)雜可編程邏輯器件）的低頻數(shù)字相位測(cè)量?jī)x
上傳時(shí)間： 2013-08-11
上傳用戶：a155166
資源簡(jiǎn)介： Xilinx可編程邏輯器件的高級(jí)應(yīng)用與設(shè)計(jì)技巧 作者：孫航；出版社：電子工業(yè)出版社 內(nèi)容簡(jiǎn)介：介紹了Xilinx器件的結(jié)構(gòu)和特性；以及ISE及其輔助設(shè)計(jì)工具，嵌入式處理器的原理與設(shè)計(jì)，高速串行接口設(shè)計(jì)等內(nèi)容。是一本比較全面介紹最新Xilinx器件...
上傳時(shí)間： 2013-11-12
上傳用戶：笨小孩
資源簡(jiǎn)介：本設(shè)計(jì)的基本要求是以復(fù)雜可編程邏輯器件CPLD為基礎(chǔ)，通過在EDA系統(tǒng)軟件ispDesignExpert System 環(huán)境下進(jìn)行數(shù)字系統(tǒng)設(shè)計(jì)，熟練掌握該環(huán)境下的功能仿真，時(shí)間仿真，管腳鎖定和芯片下載。 本系統(tǒng)基本上比較全面的模擬了計(jì)數(shù)式數(shù)字頻率計(jì)，廣泛應(yīng)用于工業(yè)、民用...
上傳時(shí)間： 2015-01-11
上傳用戶：王慶才
資源簡(jiǎn)介：可編程邏輯系統(tǒng)的VHDL設(shè)計(jì)技術(shù),該本書首先對(duì)VHDL語言進(jìn)行了闡述,然后用alter公司的產(chǎn)品進(jìn)行舉例!
上傳時(shí)間： 2014-11-26
上傳用戶：dbs012280
資源簡(jiǎn)介：可編程器件廠商Xilinx的手持式邏輯分析儀的邏輯設(shè)計(jì)，包括完整的可用于Xlinx器件的硬件code，以及用來接口的C代碼
上傳時(shí)間： 2013-12-17
上傳用戶：sy_jiadeyi
資源簡(jiǎn)介：介紹了基于FPGA的多功能計(jì)程車計(jì)價(jià)器的電路設(shè)計(jì)。該設(shè)計(jì)采用了可編程邏輯器件FPGA的ASIC設(shè)計(jì)，并基于超高速硬件描述語言VHDL在Xilinx公司的SpartanⅡ系列的2sc200PQ208-5芯片上編程實(shí)現(xiàn)了整個(gè)系統(tǒng)的控制部分，整個(gè)自動(dòng)控制系統(tǒng)由四個(gè)模塊構(gòu)成：秒分頻模塊、控...
上傳時(shí)間： 2014-07-27
上傳用戶：llandlu
資源簡(jiǎn)介：基于Verilog-HDL的硬件電路的實(shí)現(xiàn) 9.2 具有LCD顯示單元的可編程單脈沖發(fā)生器 9.2.1 LCD顯示單元的工作原理 9.2.2 顯示邏輯設(shè)計(jì)的思路與流程 9.2.3 LCD顯示單元的硬件實(shí)現(xiàn) 9.2.4 可編程單脈沖數(shù)據(jù)的BCD碼化 9.2.5 task的使用...
上傳時(shí)間： 2014-06-23
上傳用戶：xc216
資源簡(jiǎn)介：介紹了基于FPGA的多功能計(jì)程車計(jì)價(jià)器的電路設(shè)計(jì)。該設(shè)計(jì)采用了可編程邏輯器件FPGA的ASIC設(shè)計(jì)，并基于超高速硬件描述語言VHDL在Xilinx公司的SpartanⅡ系列的2sc200PQ208-5芯片上編程實(shí)現(xiàn)了整個(gè)系統(tǒng)的控制部分，整個(gè)自動(dòng)控制系統(tǒng)由四個(gè)模塊構(gòu)成：秒分頻模塊、控...
上傳時(shí)間： 2015-10-24
上傳用戶：偷心的海盜
資源簡(jiǎn)介：一種由可編程邏輯器件集成的數(shù)字濾波器的設(shè)計(jì)
上傳時(shí)間： 2015-10-30
上傳用戶：gundamwzc
資源簡(jiǎn)介：基于復(fù)雜可編程邏輯器件(CPLD)的120MHz高速A_D采集卡的設(shè)計(jì)
上傳時(shí)間： 2014-01-04
上傳用戶：jhksyghr
資源簡(jiǎn)介：簡(jiǎn)易數(shù)字頻率計(jì)利用復(fù)雜可編程邏輯器件FPGA,VHDL編程將所有功能模塊集成在一塊芯片上。功能模塊包括時(shí)基脈沖發(fā)生器、計(jì)數(shù)器、數(shù)據(jù)鎖存器和顯示電路4部分。設(shè)計(jì)時(shí)先分別設(shè)計(jì)各功能模塊，并調(diào)試得到正確仿真結(jié)果，然后將各個(gè)功能模塊組合起來。最后作整體仿真、...
上傳時(shí)間： 2016-03-20
上傳用戶：qq521
資源簡(jiǎn)介：現(xiàn)場(chǎng)可編程邏輯器件設(shè)計(jì)的十條鐵律，可以提高設(shè)計(jì)質(zhì)量
上傳時(shí)間： 2013-12-26
上傳用戶：klin3139
資源簡(jiǎn)介：可編程邏輯器件設(shè)計(jì)百問資料,資源多多共享!不亦樂乎!
上傳時(shí)間： 2014-01-07
上傳用戶：zjf3110
資源簡(jiǎn)介：基于單片機(jī)與可編程邏輯控制器的控制系統(tǒng)分析與設(shè)計(jì)，此源碼為碩士論文，有您所需的全套資料，詳盡可靠，絕對(duì)準(zhǔn)確！
上傳時(shí)間： 2013-12-25
上傳用戶：BIBI
資源簡(jiǎn)介：可編程邏輯器件PLD入門教材很好的介紹了 該語言的運(yùn)用以及設(shè)計(jì)
上傳時(shí)間： 2014-01-22
上傳用戶：youke111
資源簡(jiǎn)介：基于可編程邏輯器件FPGA的獨(dú)立式鍵盤設(shè)計(jì)，內(nèi)部具有硬件去抖動(dòng)電路。值得一看
上傳時(shí)間： 2014-08-10
上傳用戶：熊少鋒
資源簡(jiǎn)介：]本文介紹了如何利用CPLD(復(fù)雜可編程邏輯器件)與單片機(jī)的結(jié)合實(shí)現(xiàn)并行I／ O(輸入／輸出)接口的擴(kuò)展。該設(shè)計(jì)與用8255做并行I／O接口相比，與單片機(jī)軟件完全兼容， 同時(shí)擁有速度快，功耗低，價(jià)格便宜，使用靈活等特點(diǎn)
上傳時(shí)間： 2016-11-07
上傳用戶：
資源簡(jiǎn)介：可編程邏輯系統(tǒng)的VHDL設(shè)計(jì)技術(shù)，早期經(jīng)典的VHDL教程，以CYPRESS器件為基礎(chǔ)，希望對(duì)大家有所幫助！
上傳時(shí)間： 2013-12-24
上傳用戶：vodssv
資源簡(jiǎn)介：Xilinx可編程邏輯器件的高級(jí)應(yīng)用與設(shè)計(jì)技巧 全面介紹Xilinx的CoolRunnerII Spartan-3 Virtex-II VirtexII pro等器件的結(jié)構(gòu)特性，以及ISE6及其輔助設(shè)計(jì)工具。
上傳時(shí)間： 2017-02-18
上傳用戶：sz_hjbf
資源簡(jiǎn)介：利用可編程邏輯器件進(jìn)行D/A和A/D控制接口的設(shè)計(jì)
上傳時(shí)間： 2013-12-11
上傳用戶：pompey
