目前,被廣泛使用的經典邊緣檢測算子有Sobel算子,Prewitt算子,Roberts算子,Log算子,Canny算子等等。這些算子的核心思想是圖像的邊緣點是相對應于圖像灰度值梯度的局部極大值點。然而,當圖像中含有噪聲時這些算子對噪聲都比較敏感,使得將噪聲作為邊緣點。由于噪聲的干擾,不能檢測出真正的邊緣。一個擁有良好屬性的的邊緣檢測算法是每個研究者的追求。利用小波交換的特點,設計了三次B樣條平滑濾波算子。通過利用這個算子,對利用小波變換來檢測圖像的邊緣進行了一定的研究和理解。
上傳時間: 2013-10-13
上傳用戶:kqc13037348641
為了克服傳統功率MOS 導通電阻與擊穿電壓之間的矛盾,提出了一種新的理想器件結構,稱為超級結器件或Cool2MOS ,CoolMOS 由一系列的P 型和N 型半導體薄層交替排列組成。在截止態時,由于p 型和n 型層中的耗盡區電場產生相互補償效應,使p 型和n 型層的摻雜濃度可以做的很高而不會引起器件擊穿電壓的下降。導通時,這種高濃度的摻雜使器件的導通電阻明顯降低。由于CoolMOS 的這種獨特器件結構,使它的電性能優于傳統功率MOS。本文對CoolMOS 導通電阻與擊穿電壓關系的理論計算表明,對CoolMOS 橫向器件: Ron ·A = C ·V 2B ,對縱向器件: Ron ·A = C ·V B ,與縱向DMOS 導通電阻與擊穿電壓之間Ron ·A = C ·V 2. 5B 的關系相比,CoolMOS 的導通電阻降低了約兩個數量級。
上傳時間: 2013-10-21
上傳用戶:1427796291
定點乘法器設計(中文) 運算符: + 對其兩邊的數據作加法操作; A + B - 從左邊的數據中減去右邊的數據; A - B - 對跟在其后的數據作取補操作,即用0減去跟在其后的數據; - B * 對其兩邊的數據作乘法操作; A * B & 對其兩邊的數據按位作與操作; A & B # 對其兩邊的數據按位作或操作; A # B @ 對其兩邊的數據按位作異或操作; A @ B ~ 對跟在其后的數據作按位取反操作; ~ B << 以右邊的數據為移位量將左邊的數據左移; A << B $ 將其兩邊的數據按從左至右順序拼接; A $ B
上傳時間: 2013-12-17
上傳用戶:trepb001
第一章 基 礎 知 識由電阻、電容、電感等集中參數元件組成的電路稱為集中電路。1.1 電路與電路模型1.2 電路分析的基本變量1.3 電阻元件和獨立電源元件1.4 基爾霍夫定律1.5 受 控 源1.6 兩類約束和KCL,KVL方程的獨立性1.1 電路與電路模型1.電路2.電路的形式與功能 電路的功能基本上可以分成兩大類。一類是用來實現電能的轉換、傳輸和分配。電路的另一類功能則是在信息網絡中,用來傳遞、儲存、加工和處理各種電信號。 圖1-2所示的是通信網的基本組成框圖。通常把輸入電路的信號稱為激勵,而把經過電路傳輸或處理后的信號稱為響應。 3.電路模型與集中電路 構成電路的設備和器件統稱為電路部件,常用的電路部件有電池、發電機、信號發生器、電阻器、電容器、電感線圈、變壓器、晶體管及集成電路等。 基本的電路參數有3個,即電阻、電容和電感。 基本的集中參數元件有電阻元件、電感元件和電容元件,分別用圖1-3(a),(b)和(c)來表示。
上傳時間: 2013-10-20
上傳用戶:1966649934
三極管代換手冊下載 前言 使用說明 三極管對照表 A B C D E F G H K L M …… 外形與管腳排列圖
上傳時間: 2013-10-24
上傳用戶:zjf3110
在高速數字電路飛速發展的今天,信號的頻率不斷提高, 信號完整性設計在P C B設計中顯得日益重要。其中由于傳輸線效應所引起的信號反射問題是信號完整性的一個重要方面。本文研究分析了高速PCB 設計中的反射問題的產生原因,并利用HyperLynx 軟件進行了仿真,最后提出了相應的解決方法。
上傳時間: 2013-10-16
上傳用戶:2728460838
具有OBFL功能的電路板經配置后,可以把故障相關數據存儲在非易失性存儲器中,并可在日后加以檢索和顯示以用于故障分析。這些故障記錄有助于電路板故障的事后檢查。要實現OBFL系統功能,需要同時使用軟硬件。在硬件方面,需要:a)確定給出電路板件故障信息的板載OBFL資源(如溫度感應器、存儲器、中斷資源、電路板ID,等等);b)在電路板或者系統出現故障時用以保存故障信息的板載非易失性存儲。OBFL軟件的作用是在正常的電路板運行以及電路板故障期間配置電路板變量并將其作為OBFL記錄存儲在非易失性存儲中。OBFL軟件還應具備一定的智能,能夠分析多項出錯事件、記錄和歷史故障記錄,以逐步縮小范圍的方式確認故障原因。這種分析可以大大減輕故障排查工作,否則將有大量的OBFL記錄需要故障分析工程師手動核查。
上傳時間: 2013-11-03
上傳用戶:1595690
工藝流程波峰焊中的成型工作,是生產過程中效率最低的部分之一,相應帶來了靜電損壞風險并使交貨期延長,還增加了出錯的機會。雙面貼裝A面布有大型IC器件,B面以片式元件為主充分利用PCB空間,實現安裝面積最小化,效率高單面混裝* 如果通孔元件很少,可采用回流焊和手工焊的方式一面貼裝、另一面插裝* 如果通孔元件很少,可采用回流焊和手工焊的方式
上傳時間: 2013-11-14
上傳用戶:哈哈hah
Pspice教程課程內容:在這個教程中,我們沒有提到關于網絡表中的Pspice 的網絡表文件輸出,有關內容將會在后面提到!而且我想對大家提個建議:就是我們不要只看波形好不好,而是要學會分析,分析不是分析的波形,而是學會分析數據,找出自己設計中出現的問題!有時候大家可能會看到,其實電路并沒有錯,只是有時候我們的仿真設置出了問題,需要修改。有時候是電路的參數設計的不合理,也可能導致一些莫明的錯誤!我覺得大家做一個分析后自己看看OutFile文件!點,就可以看到詳細的情況了!基本的分析內容:1.直流分析2.交流分析3.參數分析4.瞬態分析進階分析內容:1. 最壞情況分析.2. 蒙特卡洛分析3. 溫度分析4. 噪聲分析5. 傅利葉分析6. 靜態直注工作點分析數字電路設計部分淺談附錄A: 關于Simulation Setting的簡介附錄B: 關于測量函數的簡介附錄C:關于信號源的簡介
上傳時間: 2014-12-24
上傳用戶:plsee
當你認為你已經掌握了PCB 走線的特征阻抗Z0,緊接著一份數據手冊告訴你去設計一個特定的差分阻抗。令事情變得更困難的是,它說:“……因為兩根走線之間的耦合可以降低有效阻抗,使用50Ω的設計規則來得到一個大約80Ω的差分阻抗!”這的確讓人感到困惑!這篇文章向你展示什么是差分阻抗。除此之外,還討論了為什么是這樣,并且向你展示如何正確地計算它。 單線:圖1(a)演示了一個典型的單根走線。其特征阻抗是Z0,其上流經的電流為i。沿線任意一點的電壓為V=Z0*i( 根據歐姆定律)。一般情況,線對:圖1(b)演示了一對走線。線1 具有特征阻抗Z11,與上文中Z0 一致,電流i1。線2具有類似的定義。當我們將線2 向線1 靠近時,線2 上的電流開始以比例常數k 耦合到線1 上。類似地,線1 的電流i1 開始以同樣的比例常數耦合到線2 上。每根走線上任意一點的電壓,還是根據歐姆定律,
標簽: 差分阻抗
上傳時間: 2013-10-20
上傳用戶:lwwhust