verilog hdl教程135例:verilog hdl語言類似于C語言
verilog hdl教程135例:verilog hdl語言類似于C語言，便于學(xué)習(xí)。本文檔帶有源代碼，3-6章...
VCS-verilog技術(shù)資料
?? 資源總數(shù)：3092
?? 技術(shù)文檔：4
?? 源代碼：19934
?? VCS-verilog全部資料 (3092個)
verilog hdl教程135例:verilog hdl語言類似于C語言
verilog hdl教程135例:verilog hdl語言類似于C語言，便于學(xué)習(xí)。本文檔帶有源代碼，7-8章...
verilog hdl教程135例:verilog hdl語言類似于C語言
verilog hdl教程135例:verilog hdl語言類似于C語言，便于學(xué)習(xí)。本文檔帶有源代碼，9-10章...
verilog hdl教程135例:verilog hdl語言類似于C語言
verilog hdl教程135例:verilog hdl語言類似于C語言，便于學(xué)習(xí)。本文檔帶有源代碼，11-12章...
這是一個Verilog HDL編寫的RISC cpu的程序
這是一個Verilog HDL編寫的RISC cpu的程序，該程序共10個子程序，實現(xiàn)了簡單的RISC cpu，可供初學(xué)者參考，學(xué)習(xí)硬件描述語言，及設(shè)計方法。該程序通過了modelsim仿真驗證。...
減1計數(shù)器 一、設(shè)計要求 用Verilog HDL語言設(shè)計一個計數(shù)器。 要求計數(shù)器具有異步置位/復(fù)位功能
減1計數(shù)器 一、設(shè)計要求 用Verilog HDL語言設(shè)計一個計數(shù)器。 要求計數(shù)器具有異步置位/復(fù)位功能，可以進行自增和自減計數(shù)，其計數(shù)周期為2^N（N為二進制位數(shù)）。 二、設(shè)計原理 輸入/輸出說明：...
這是一堆verilog的source code.包含許多常用的小電路.還不錯用.
這是一堆verilog的source code.包含許多常用的小電路.還不錯用....
加法器（使用verilog編寫的）,雖然簡單
加法器（使用verilog編寫的）,雖然簡單，但是這也是學(xué)習(xí)verilog最基礎(chǔ)的東西！希望大家一起學(xué)習(xí)！...
這是用verilog寫的一個簡單的處理器
這是用verilog寫的一個簡單的處理器，雖然只具有5個指令，但是可以透過這個範例，來了解到cpu的架構(gòu)，與如何開發(fā)處理器，相信會有很大的啟發(fā)。...
用verilog編寫的網(wǎng)卡芯片rtl級。前仿后仿都通過了
用verilog編寫的網(wǎng)卡芯片rtl級。前仿后仿都通過了，可以在modelsim上運行察看...