用VERILOG編寫適中分頻器 并且還有測試程序
標簽： VERILOG 編寫 分頻器 測試程序
上傳時間： 2013-11-28
上傳用戶：dongqiangqiang
上傳時間： 2013-12-17
上傳用戶：evil
hmac的VERILOG代碼, 通過控制字選擇進行sha1運算或hmac運算
標簽： hmac VERILOG sha1 運算
上傳時間： 2014-01-21
上傳用戶：myworkpost
王金明的VERILOG HDL程序集合，包含各個常用的程序
標簽： VERILOG HDL 程序
上傳時間： 2013-11-26
上傳用戶：星仔
一篇有用的VERILOG語言綜合問題研究
標簽： VERILOG 語言
上傳時間： 2014-01-08
上傳用戶：hoperingcong
基于VERILOG-HDL的硬件電路的實現 9.1 簡單的可編程單脈沖發生器 9.1.1 由系統功能描述時序關系 9.1.2 流程圖的設計 9.1.3 系統功能描述 9.1.4 邏輯框圖 9.1.5 延時模塊的詳細描述及仿真 9.1.6 功能模塊VERILOG-HDL描述的模塊化方法 9.1.7 輸入檢測模塊的詳細描述及仿真 9.1.8 計數模塊的詳細描述 9.1.9 可編程單脈沖發生器的系統仿真 9.1.10 可編程單脈沖發生器的硬件實現 9.1.11 關于電路設計中常用的幾個有關名詞
標簽： VERILOG-HDL 9.1 功能描述
上傳時間： 2015-09-16
上傳用戶：chfanjiang
基于VERILOG-HDL的硬件電路的實現 9.2 具有LCD顯示單元的可編程單脈沖發生器 9.2.1 LCD顯示單元的工作原理 9.2.2 顯示邏輯設計的思路與流程 9.2.3 LCD顯示單元的硬件實現 9.2.4 可編程單脈沖數據的BCD碼化 9.2.5 task的使用方法 9.2.6 for循環語句的使用方法 9.2.7 二進制數轉換BCD碼的硬件實現 9.2.8 可編程單脈沖發生器與顯示單元的接口 9.2.9 具有LCD顯示單元的可編程單脈沖發生器的硬件實現 9.2.10 編譯指令-"文件包含"處理的使用方法
標簽： VERILOG-HDL LCD 9.2 顯示單元
上傳時間： 2014-06-23
上傳用戶：xc216
基于VERILOG-HDL的硬件電路的實現 9.3 脈沖計數與顯示 9.3.1 脈沖計數器的工作原理 9.3.2 計數模塊的設計與實現 9.3.3 parameter的使用方法 9.3.4 repeat循環語句的使用方法 9.3.5 系統函數$random的使用方法 9.3.6 脈沖計數器的VERILOG-HDL描述 9.3.7 特定脈沖序列的發生 9.3.8 脈沖計數器的硬件實現
標簽： VERILOG-HDL parameter 9.3 硬件電路
上傳時間： 2013-12-14
上傳用戶：jeffery
基于VERILOG-HDL的硬件電路的實現 9.4 脈沖頻率的測量與顯示 9.4.1 脈沖頻率的測量原理 9.4.2 頻率計的工作原理 9.4.3 頻率測量模塊的設計與實現 9.4.4 while循環語句的使用方法 9.4.5 門控信號發生模塊的設計與實現 9.4.6 頻率計的VERILOG-HDL描述 9.4.7 頻率計的硬件實現
標簽： VERILOG-HDL 9.4 脈沖 頻率
上傳時間： 2013-12-01
上傳用戶：frank1234
基于VERILOG-HDL的硬件電路的實現 9.5 脈沖周期的測量與顯示 9.5.1 脈沖周期的測量原理 9.5.2 周期計的工作原理 9.5.3 周期測量模塊的設計與實現 9.5.4 forever循環語句的使用方法 9.5.5 disable禁止語句的使用方法 9.5.6 時標信號發生模塊的設計與實現 9.5.7 周期計的VERILOG-HDL描述 9.5.8 周期計的硬件實現 9.5.9 周期測量模塊的設計與實現之二 9.5.10 改進型周期計的VERILOG-HDL描述 9.5.11 改進型周期計的硬件實現 9.5.12 兩種周期計的對比
標簽： VERILOG-HDL 周期 9.5 脈沖
上傳用戶：皇族傳媒
蟲蟲下載站版權所有 京ICP備2021023401號-1
