相 關 資 源

• 用verilog編寫適中分頻器 并且還有測試程序免費下載

  資源簡介：用verilog編寫適中分頻器 并且還有測試程序

  標簽： verilog 編寫 分頻器 測試程序

  上傳時間： 2013-11-28

  上傳用戶：dongqiangqiang

• 用verilog編寫適中分頻器 并且還有測試程序免費下載

  資源簡介：用verilog編寫適中分頻器 并且還有測試程序

  標簽： verilog 編寫 分頻器 測試程序

  上傳時間： 2013-12-17

  上傳用戶：evil

• 用verilog編寫的bch譯碼器免費下載

  資源簡介：用verilog編寫的bch譯碼器，包括測試文件，隨機加載了比特流，進行了測試。

  標簽： verilog bch 編寫 譯碼器

  上傳時間： 2013-12-15

  上傳用戶：mpquest

• 本文件介紹的是用verilogHDL語言設計分頻器和32位計數器.免費下載

  資源簡介：本文件介紹的是用verilogHDL語言設計分頻器和32位計數器.

  標簽： verilogHDL 語言 分頻器 計數器

  上傳時間： 2013-12-15

  上傳用戶：縹緲

• 關于用觸發(fā)器構建簡單分頻器的介紹文檔免費下載

  資源簡介：關于用觸發(fā)器構建簡單分頻器的介紹文檔，圖文并茂，講解詳細

  標簽： 觸發(fā)器 分頻器 文檔

  上傳時間： 2015-09-27

  上傳用戶：wang5829

• 用vhdl實現(xiàn)的分頻器免費下載

  資源簡介：用vhdl實現(xiàn)的分頻器，可產生任意對主時鐘的分頻，從而是實現(xiàn)不同頻率pwm的控制

  標簽： vhdl 分頻器

  上傳時間： 2016-06-01

  上傳用戶：6546544

• 該源碼為VHDL語言編寫的分頻器免費下載

  資源簡介：該源碼為VHDL語言編寫的分頻器，在W-4b教學平臺上通過驗證

  標簽： VHDL 源碼 分頻器 語言

  上傳時間： 2016-09-17

  上傳用戶：erkuizhang

• 分頻器 8分頻器 50 已經測試 可以用 代碼可更改免費下載

  資源簡介：分頻器 8分頻器 50 已經測試 可以用 代碼可更改

  標簽： 分頻器 50 代碼 測試

  上傳時間： 2014-01-06

  上傳用戶：181992417

• 一個用java編寫的很有價值的記憶測試程序.免費下載

  資源簡介：一個用java編寫的很有價值的記憶測試程序.

  標簽： java 編寫 價值 測試程序

  上傳時間： 2014-01-25

  上傳用戶：myworkpost

• verilog設計三分頻器代碼免費下載

  資源簡介：用verilog編寫的三分頻器代碼，用modelsim測試沒有問題，有問題請反饋給我

  標簽： verilog 三分頻 代碼

  上傳時間： 2017-02-26

  上傳用戶：zhangqi

• verilog實現(xiàn)無分頻時鐘免費下載

  資源簡介：verilog實現(xiàn)無分頻時鐘，包括測試文件，經過驗證可用

  標簽： verilog 分頻 時鐘

  上傳時間： 2017-05-19

  上傳用戶：牧羊人8920

• 用verilog實現(xiàn)基于FPGA的通用分頻器免費下載

  資源簡介：用verilog實現(xiàn)基于FPGA的通用分頻器

  標簽： verilog FPGA 分頻器

  上傳時間： 2013-08-30

  上傳用戶：xingyuewubian

• 用VHDL編寫的8位全加器,數字分頻器等程序免費下載

  資源簡介：用VHDL編寫的8位全加器,數字分頻器等程序

  標簽： VHDL 8位 編寫 全加器

  上傳時間： 2013-12-16

  上傳用戶：ztj182002

• 用verilog實現(xiàn)基于FPGA的通用分頻器免費下載

  資源簡介：用verilog實現(xiàn)基于FPGA的通用分頻器

  標簽： verilog FPGA 分頻器

  上傳時間： 2015-08-20

  上傳用戶：songrui

• 這是用VHDL 語言編寫的參數可以直接設置的2n倍時鐘分頻器免費下載

  資源簡介：這是用VHDL 語言編寫的參數可以直接設置的2n倍時鐘分頻器，在運用時，不需要閱讀VHDL源代碼，只需要把clk_div2n.vhd加入當前工程便可以直接調用clk_div2n.bsf。

  標簽： VHDL 語言 編寫 參數

  上傳時間： 2015-08-23

  上傳用戶：xinyuzhiqiwuwu

• 《分頻器設計》絕對好用的EDA實驗程序！已經通過測試。VHDL語言編寫免費下載

  資源簡介：《分頻器設計》絕對好用的EDA實驗程序！已經通過測試。VHDL語言編寫

  標簽： VHDL EDA 分頻器 實驗

  上傳時間： 2013-11-29

  上傳用戶：star_in_rain

• 使用verilog編寫分頻器免費下載

  資源簡介：使用verilog編寫分頻器，包括奇分頻和偶分頻，可以進行任意奇偶分頻

  標簽： verilog 編寫 分頻器

  上傳時間： 2016-01-23

  上傳用戶：stvnash

• 基于fpga和sopc的用VHDL語言編寫的EDA數控分頻器免費下載

  資源簡介：基于fpga和sopc的用VHDL語言編寫的EDA數控分頻器

  標簽： fpga VHDL sopc EDA

  上傳時間： 2014-01-03

  上傳用戶：yan2267246

• 用verilog HDL實現(xiàn)的任意 頻率分頻器源代碼免費下載

  資源簡介：用verilog HDL實現(xiàn)的任意 頻率分頻器源代碼，是一個通用的程序

  標簽： verilog HDL 頻率 分頻器

  上傳時間： 2014-01-07

  上傳用戶：alan-ee

• 用verilog實現(xiàn)fpga的通用分頻器的實現(xiàn)免費下載

  資源簡介：用verilog實現(xiàn)了奇數和偶數不同的分頻器設計

  標簽： verilog fpga 分頻器

  上傳時間： 2016-07-11

  上傳用戶：jhjjh

• 用verilog編寫的搶答器程序。由硬件思維編寫免費下載

  資源簡介：用verilog編寫的搶答器程序。由硬件思維編寫，由一個多路開關和一個觸發(fā)器構成，比起c，簡單并且穩(wěn)定。

  標簽： verilog 編寫 搶答器 程序

  上傳時間： 2014-11-12

  上傳用戶：frank1234

• 用verilog編寫的搶答器免費下載

  資源簡介：用verilog編寫的搶答器，當主持人宣布“開始比賽”，系統(tǒng)初始化，選手進入“搶答狀態(tài)”。當某一選手首先按下?lián)尨痖_關時，相應的指示燈亮，此時搶答器不再接受其他輸入信號。電路具有累計分控制（分別用４個４位選手的積分——十六進制數），由主持人控制“加...

  標簽： verilog 編寫 搶答器

  上傳時間： 2014-01-16

  上傳用戶：佳期如夢

• 用verilogHDL實現(xiàn)基于FPGA的通用分頻器的設計免費下載

  資源簡介：用verilogHDL實現(xiàn)基于FPGA的通用分頻器的設計

  標簽： verilogHDL FPGA 分頻器

  上傳時間： 2013-10-28

  上傳用戶：xiaoxiang

• 用verilogHDL實現(xiàn)基于FPGA的通用分頻器的設計免費下載

  資源簡介：用verilogHDL實現(xiàn)基于FPGA的通用分頻器的設計

  標簽： verilogHDL FPGA 分頻器

  上傳時間： 2015-01-02

  上傳用戶：oooool

• 這是用VHDL語言寫的32位分頻器的程序免費下載

  資源簡介：這是用VHDL語言寫的32位分頻器的程序，可直接運行，看結果，歡迎使用。多指正，交流。

  標簽： VHDL 語言 分頻器 程序

  上傳時間： 2015-05-11

  上傳用戶：chenlong

• 這是一個用JAVA編寫的文本編輯器,主要實現(xiàn)了部分簡單常用的功能.(并且能夠實現(xiàn)界面風格的轉換)免費下載

  資源簡介：這是一個用JAVA編寫的文本編輯器,主要實現(xiàn)了部分簡單常用的功能.(并且能夠實現(xiàn)界面風格的轉換)

  標簽： JAVA 編寫 文本編輯器 分

  上傳時間： 2015-06-04

  上傳用戶：dragonhaixm

• 利用VHDL語言編寫的一個16分頻器免費下載

  資源簡介：利用VHDL語言編寫的一個16分頻器，另外可以在程序中修改為任意2N的分頻器

  標簽： VHDL 語言 編寫 分頻器

  上傳時間： 2014-01-18

  上傳用戶：erkuizhang

• 基于FPGA的分頻器設計,已經通過了仿真(VHDL語言編寫)免費下載

  資源簡介：基于FPGA的分頻器設計,已經通過了仿真(VHDL語言編寫)

  標簽： FPGA VHDL 分頻器 仿真

  上傳時間： 2013-12-14

  上傳用戶：haoxiyizhong

• verilog分頻器～時鐘為50hmz免費下載

  資源簡介：verilog分頻器～時鐘為50hmz，波特率采用9600bps～

  標簽： verilog hmz 50 分頻器

  上傳時間： 2013-12-27

  上傳用戶：lwwhust

• 用CD4013雙D觸發(fā)器做的脈沖4分頻器免費下載

  資源簡介：用CD4013雙D觸發(fā)器做的脈沖4分頻器，以及單鍵觸模式燈開關介紹，只用一個觸摸電極片，就能完成開燈和關燈，以及多個觸摸式開關電路舉例

  標簽： 4013 CD 雙D觸發(fā)器 分頻器

  上傳時間： 2016-03-01

  上傳用戶：開懷常笑