用VERILOG實現rs232 receiveri
標簽： receiveri VERILOG 232 rs
上傳時間： 2013-12-23
上傳用戶：bjgaofei
viterbi decoder , use VERILOG HDL language.
標簽： language viterbi decoder VERILOG
上傳時間： 2015-10-06
上傳用戶：lili123
許多非常有用的 VERILOG 實例: ADC, FIFO, ADDER, MULTIPLIER 等
標簽： MULTIPLIER VERILOG ADDER FIFO
上傳用戶：電子世界
VERILOG testbench preliminary，很有用的
標簽： preliminary testbench VERILOG
上傳時間： 2013-12-24
上傳用戶：ardager
VERILOG語言寫的sdram控制器—命令響應模塊代碼，經過測試，邏輯正確，可編譯，可綜合
標簽： VERILOG sdram 語言 控制器
上傳時間： 2015-10-10
上傳用戶：onewq
8251和8055的VERILOG源碼，可進行綜合和仿真，是學習SOC的好資料！
標簽： VERILOG 8251 8055 源碼
上傳時間： 2014-08-24
上傳用戶：lhc9102
KEY INPUT DEBUNCE VERILOG
標簽： DEBUNCE VERILOG INPUT KEY
上傳時間： 2014-12-19
上傳用戶：er1219
VERILOG編程ps2接口設計,基于fpga的設計
標簽： VERILOG fpga ps2 編程
上傳用戶：diets
預測編碼dpcm 的VERILOG代碼，此文件為V文件
標簽： VERILOG dpcm 編碼 代碼
上傳時間： 2014-03-07
上傳用戶：ccclll
mips prcessor in VERILOG and vhdl
標簽： prcessor VERILOG mips vhdl
上傳時間： 2015-10-17
上傳用戶：sxdtlqqjl
蟲蟲下載站版權所有 京ICP備2021023401號-1
