用verilog實現(xiàn)rs232 receiveri
資源簡介:用verilog實現(xiàn)rs232 receiveri
上傳時間: 2013-12-23
上傳用戶:bjgaofei
資源簡介:用verilog實現(xiàn)rs232通信async_transmitter.v
上傳時間: 2013-12-17
上傳用戶:咔樂塢
資源簡介:用verilog實現(xiàn)的串口異步通信,適用于rs232
上傳時間: 2016-03-31
上傳用戶:tb_6877751
資源簡介:用verilog實現(xiàn)的以太網(wǎng)接口!!!!!!!!!!!!!!!!!!
上傳時間: 2013-07-13
上傳用戶:LSPSL
資源簡介:用FPGA實現(xiàn)rs232通信,此代碼是用VHDL語言編寫,非常有用的好東東啊
上傳時間: 2013-08-21
上傳用戶:爺?shù)臍赓|(zhì)
資源簡介:用verilog實現(xiàn)的串口收發(fā)數(shù)據(jù)程序,已經(jīng)調(diào)試通過
上傳時間: 2013-08-21
上傳用戶:lixinxiang
資源簡介:用verilog實現(xiàn)基于FPGA的通用分頻器
上傳時間: 2013-08-30
上傳用戶:xingyuewubian
資源簡介:用verilog實現(xiàn)8255芯片功能
上傳時間: 2013-10-31
上傳用戶:sunjet
資源簡介:用verilog實現(xiàn)濾波器的功能,通過軟件綜合仿真,在利用FPGA實現(xiàn)
上傳時間: 2013-12-14
上傳用戶:lanhuaying
資源簡介:用verilog實現(xiàn)的四乘四鍵盤程序,在Quartus II上編譯通過并成功
上傳時間: 2015-05-13
上傳用戶:ruan2570406
資源簡介:此代碼是用verilog實現(xiàn)的以太網(wǎng)接口,在此基礎(chǔ)上做修改,可以作為一般的以太網(wǎng)接口程序開發(fā).
上傳時間: 2014-01-20
上傳用戶:zhichenglu
資源簡介:用verilog實現(xiàn)單片機計數(shù)器 用verilog實現(xiàn)單片機計數(shù)器
上傳時間: 2013-12-21
上傳用戶:h886166
資源簡介:用verilog實現(xiàn)基于FPGA的通用分頻器
上傳時間: 2015-08-20
上傳用戶:songrui
資源簡介:這是我下的一個用verilog實現(xiàn)的除法代碼
上傳時間: 2015-10-01
上傳用戶:zhuoying119
資源簡介:iic implementation,用verilog實現(xiàn)了IIC標準協(xié)議的功能
上傳時間: 2015-10-19
上傳用戶:vodssv
資源簡介:這是一個用verilog實現(xiàn)的除法器代碼。
上傳時間: 2013-12-28
上傳用戶:wmwai1314
資源簡介:用verilog實現(xiàn)QPSK中的差分,擾碼,串并,解差分,解擾碼,解串并,用MUXPLUS2進行仿真
上傳時間: 2013-12-14
上傳用戶:nairui21
資源簡介:用verilog實現(xiàn)了一個數(shù)字秒表的設(shè)計
上傳時間: 2015-11-15
上傳用戶:小眼睛LSL
資源簡介:用verilog實現(xiàn)了IIC接口與EEPROM存儲器的接口設(shè)計,非常實用
上傳時間: 2016-01-24
上傳用戶:邶刖
資源簡介:用verilog實現(xiàn)國內(nèi)第一個商用密碼算法SMS4的加密和解密。
上傳時間: 2014-01-27
上傳用戶:zhouchang199
資源簡介:用verilog實現(xiàn)的電子日歷程序,在Quartus II上編譯通過并成功實現(xiàn)
上傳時間: 2014-01-08
上傳用戶:fhzm5658
資源簡介:用verilog實現(xiàn)的記時器程序,在Quartus II上編譯通過并成功運行
上傳時間: 2013-12-17
上傳用戶:GHF
資源簡介:用verilog實現(xiàn)的搶答器程序,在Quartus II上編譯通過并成功運行
上傳時間: 2014-01-14
上傳用戶:sunjet
資源簡介:用verilog實現(xiàn)ALU,實現(xiàn)各種算術(shù)運算,邏輯運算,移位運算等
上傳時間: 2016-04-24
上傳用戶:妄想演繹師
資源簡介:一個用verilog實現(xiàn)的fpga上的uart接口模塊,包括測試模塊和實體,并實現(xiàn)了輸出接口和狀態(tài)接口。
上傳時間: 2014-07-19
上傳用戶:gengxiaochao
資源簡介:用FPGA實現(xiàn)rs232通信,此代碼是用VHDL語言編寫,非常有用的好東東啊
上傳時間: 2016-07-04
上傳用戶:xiaodu1124
資源簡介:用verilog實現(xiàn)的秒表 用verilog實現(xiàn)的秒表
上傳時間: 2016-07-30
上傳用戶:miaochun888
資源簡介:用verilog實現(xiàn)的串口收發(fā)數(shù)據(jù)程序,已經(jīng)調(diào)試通過
上傳時間: 2014-01-26
上傳用戶:壞壞的華仔
資源簡介:用verilog 實現(xiàn)的電子時鐘,給初學者一個模版,學習verilog。
上傳時間: 2016-10-02
上傳用戶:a673761058
資源簡介:用verilog 實現(xiàn)將比特流數(shù)據(jù)轉(zhuǎn)化為SPI協(xié)議數(shù)據(jù)的適配器
上傳時間: 2016-10-20
上傳用戶:270189020