VERILOG 編寫的pic16c5x時鐘模塊
標簽： VERILOG pic 16c 16
上傳時間： 2015-10-25
上傳用戶：xiaodu1124
這是一個用VERILOG實現的除法器代碼。
標簽： VERILOG 除法器 代碼
上傳時間： 2013-12-28
上傳用戶：wmwai1314
這是一個數字時鐘的VERILOG程序 仿真通過 能實現秒 分 時 計時
標簽： VERILOG 數字時鐘 仿真 分
上傳時間： 2013-12-19
上傳用戶：TF2015
VERILOG 編寫的fir濾波器，可以實現fir濾波器的功能
標簽： VERILOG fir 編寫 濾波器
上傳時間： 2014-09-08
上傳用戶：gundamwzc
VERILOG 實現幀同步,比較簡短的一個程序
標簽： VERILOG 幀同步 比較 程序
上傳時間： 2015-10-28
上傳用戶：jennyzai
一個小單片機的VERILOG源代碼, 包含說明文檔
標簽： VERILOG 單片機 源代碼 文檔
上傳時間： 2013-12-05
上傳用戶：gaojiao1999
同步FIFO的VERILOG編碼 同步FIFO的VERILOG編碼
標簽： VERILOG FIFO 編碼
上傳時間： 2013-12-30
上傳用戶：gonuiln
fifo VERILOG hdl 源程序
標簽： VERILOG fifo hdl 源程序
上傳時間： 2014-01-01
上傳用戶：我干你啊
VERILOG-HDL編寫規范-非常全,非常適合初學者
標簽： VERILOG-HDL 編寫 初學者
上傳時間： 2013-12-22
上傳用戶：aappkkee
VERILOG中的一個不用狀態機和決斷函數就可以實現多重函數賦值的例子，希望對你用幫助。
標簽： VERILOG 函數 狀態 多重
上傳時間： 2014-01-14
上傳用戶：2525775
蟲蟲下載站版權所有 京ICP備2021023401號-1
