亚洲精品美女久久久,亚洲一区二区三区色,欧美美最猛性xxxxxx

_{<cite id="emgfq"></cite>}<output id="emgfq"></output>

VHDL-CPLD

用一片CPLD實(shí)現(xiàn)數(shù)字鎖相環(huán),用VHDL或V語(yǔ)言.

用一片CPLD實(shí)現(xiàn)數(shù)字鎖相環(huán),用VHDL或V語(yǔ)言.

標(biāo)簽： CPLD VHDL 數(shù)字鎖相環(huán) 語(yǔ)言

上傳時(shí)間： 2013-12-15

上傳用戶：dsgkjgkjg
用一片CPLD實(shí)現(xiàn)數(shù)字鎖相環(huán),用VHDL或V語(yǔ)言.

用一片CPLD實(shí)現(xiàn)數(shù)字鎖相環(huán),用VHDL或V語(yǔ)言.

標(biāo)簽： CPLD VHDL 數(shù)字鎖相環(huán) 語(yǔ)言

上傳時(shí)間： 2013-12-24

上傳用戶：l254587896
用一片CPLD實(shí)現(xiàn)數(shù)字鎖相環(huán),用VHDL或V語(yǔ)言.

用一片CPLD實(shí)現(xiàn)數(shù)字鎖相環(huán),用VHDL或V語(yǔ)言.

標(biāo)簽： CPLD VHDL 數(shù)字鎖相環(huán) 語(yǔ)言

上傳時(shí)間： 2014-01-07

上傳用戶：金宜
雙端口RAM的VHDL語(yǔ)言實(shí)現(xiàn)。完全在CPLD芯片上測(cè)試通過(guò)。可以實(shí)現(xiàn)對(duì)存儲(chǔ)器讀操作的同時(shí)對(duì)另外一個(gè)空間寫操作

雙端口RAM的VHDL語(yǔ)言實(shí)現(xiàn)。完全在CPLD芯片上測(cè)試通過(guò)。可以實(shí)現(xiàn)對(duì)存儲(chǔ)器讀操作的同時(shí)對(duì)另外一個(gè)空間寫操作

標(biāo)簽： CPLD VHDL RAM 操作

上傳時(shí)間： 2015-10-15

上傳用戶：sunjet
CPLD 9536 程序我自己用的代碼. VHDL語(yǔ)言

CPLD 9536 程序我自己用的代碼. VHDL語(yǔ)言

標(biāo)簽： CPLD 9536 VHDL 程序

上傳時(shí)間： 2015-10-23

上傳用戶：liansi
altera USB blaste 制作全套資料。包括原理圖、93LC46的配置文件和CPLD的VHDL源程序。

altera USB blaste 制作全套資料。包括原理圖、93LC46的配置文件和CPLD的VHDL源程序。

標(biāo)簽： altera blaste CPLD VHDL

上傳時(shí)間： 2015-11-06

上傳用戶：love1314
智能全數(shù)字鎖相環(huán)的設(shè)計(jì)用VHDL語(yǔ)言在CPLD上實(shí)現(xiàn)串行通信

智能全數(shù)字鎖相環(huán)的設(shè)計(jì)用VHDL語(yǔ)言在CPLD上實(shí)現(xiàn)串行通信

標(biāo)簽： VHDL CPLD 全數(shù)字串行通信

上傳時(shí)間： 2014-01-08

上傳用戶：weiwolkt
錯(cuò)誤檢測(cè)與糾正電路的設(shè)計(jì)與實(shí)現(xiàn)用VHDL語(yǔ)言在CPLD上實(shí)現(xiàn)串行通信.doc

錯(cuò)誤檢測(cè)與糾正電路的設(shè)計(jì)與實(shí)現(xiàn)用VHDL語(yǔ)言在CPLD上實(shí)現(xiàn)串行通信.doc

標(biāo)簽： VHDL CPLD 錯(cuò)誤檢測(cè)與糾正

上傳時(shí)間： 2015-11-06

上傳用戶：hwl453472107
CPLD與8051的總線接口的VHDL設(shè)計(jì)源碼,包括原理圖,VHDL語(yǔ)言的源程序,仿真波形,設(shè)計(jì)的詳細(xì)說(shuō)明

CPLD與8051的總線接口的VHDL設(shè)計(jì)源碼,包括原理圖,VHDL語(yǔ)言的源程序,仿真波形,設(shè)計(jì)的詳細(xì)說(shuō)明

標(biāo)簽： VHDL CPLD 8051 總線接口

上傳時(shí)間： 2013-12-27

上傳用戶：lyy1234
SPI串口的內(nèi)核實(shí)現(xiàn)（vhdl）,可以用qII等軟件直接加到FPGA或者CPLD里面.

SPI串口的內(nèi)核實(shí)現(xiàn)（vhdl）,可以用qII等軟件直接加到FPGA或者CPLD里面.

標(biāo)簽： FPGA CPLD vhdl SPI

上傳時(shí)間： 2014-01-04

上傳用戶：569342831

_{<label id="rysuu"></label>}