利用VHDL實現CPLD（EPM240T100C5）的串口接收程序
標簽： VHDL CPLD 100C 240T
上傳時間： 2016-09-18
上傳用戶：chfanjiang
利用VHDL實現CPLD（EPM240T100C5）的串口發(fā)送程序
上傳用戶：h886166
本文使用實例描述了在 FPGA/CPLD 上使用 VHDL 進行分頻器設 計，包括偶數分頻、非 50％占空比和 50％占空比的奇數分頻、半整數 （N+0.5）分頻、小數分頻、分數分頻以及積分分頻。所有實現均可 通過 Synplify Pro 或 FPGA 生產廠商的綜合器進行綜合，形成可使 用的電路，并在 ModelSim 上進行驗證。
標簽： FPGA CPLD VHDL 分頻器
上傳時間： 2013-12-15
上傳用戶：從此走出陰霾
VHDL在CPLD和FPGA設計中的應用,期刊論文，講述復雜邏輯器件的語言用法
標簽： VHDL CPLD FPGA 中的應用
上傳時間： 2016-10-24
上傳用戶：ynsnjs
介紹了基于Altera 公司的CPLD 芯片FL EX10 K,以及利用VHDL 語言實現多位二進 制碼轉換成8421BCD 碼的原理、設計思路和軟件實現。
標簽： Altera 8421 CPLD VHDL
上傳時間： 2016-11-03
上傳用戶：manking0408
用vhdl做得CPLD靜態(tài)兩位數碼管掃描 顯示“10”兩位數碼管公用段選
標簽： vhdl CPLD 數碼管
上傳時間： 2016-11-08
上傳用戶：偷心的海盜
本文介紹一種以CPLD[1]為核心、以VHDL[2]為開發(fā)工具的時間控制器，該控制器不僅具有時間功能，而且具有定時器功能，能在00：00～23：59之間任意設定開啟時間和關閉時間，其設置方便、靈活，廣泛應用于路燈、廣告燈箱、霓虹燈等處的定時控制。
標簽： CPLD VHDL 核心 開發(fā)工具
上傳時間： 2016-11-13
上傳用戶：skhlm
CPLD與8051的總線接口VHDL源碼
標簽： CPLD 8051 VHDL 總線接口
上傳時間： 2016-11-16
上傳用戶：qoovoop
ALTEA EPM7128 CPLD的用于控制三維步進電機的VHDL源代碼
標簽： ALTEA 7128 CPLD VHDL
上傳時間： 2013-12-25
上傳用戶：zhangjinzj
DaVinci HD CPLD Firmware Resources 這是TI原裝開發(fā)板DM6467原理圖的 CPLD的VHDL代碼，是Spectrum Digital, Inc剛開發(fā)出來的！ CPLD Firmware Project CPLD Firmware Project (Version 6).
標簽： CPLD Resources Firmware DaVinci
上傳時間： 2016-11-27
上傳用戶：愛死愛死
蟲蟲下載站版權所有 京ICP備2021023401號-1
