<samp id="eqom4"></samp>
用一片CPLD實現數字鎖相環,用VHDL或V語言
標簽： CPLD VHDL 數字鎖相環
上傳時間： 2013-05-27
上傳用戶：hewenzhi
vhdl的參考書，書中有vhdl的語法介紹，vhdl的深入學習，很詳細，英文版 的，可供參考
標簽： VHDL 設計指南
上傳時間： 2013-07-14
上傳用戶：580231
基于VHDL的數字頻率計的設計（非常的實用
標簽： VHDL 語言 數字頻率計
上傳時間： 2013-06-06
上傳用戶：我們的船長
1、VHDL語言概述 2、VHDL語言程序實體 3、VHDL語言程序結構體
標簽： VHDL 語言
上傳時間： 2013-04-24
上傳用戶：erkuizhang
本書全面的介紹了VHDL硬件描述語言的基本知識和利用VHDL語言進行數字電路系統設計的方法。
標簽： VHDL 硬件描述語言
上傳時間： 2013-07-30
上傳用戶：long14578
本文以研究嵌入式微處理器為主，自主地設計了能夠運行MCS-51系列單片機指令的MCU系統。系統采用了VHDL 語言與原理框圖的綜合設計方法，并且在Altera公司的FPGA上通過驗證。論文深入地研究了微處理器的指令系統和數據地址通路，采用VHDL 語言完成了取指單元，指令譯碼器單元，存儲器單元和邏輯運算單元的電路模塊的設計與實現；研究了控制單元的實現方法和基于全局狀態機的設計理論，采用硬件描述語言完成了對各個控制線的相關設計與實現。論文通過原理示意圖和示例代碼的演示，著重介紹了指令譯碼器的實現方式，基于此種方式形成的譯碼電路還能夠實現更為復雜的CISC指令。 本系統采用分模塊的設計方式，把具有相同功能的邏輯電路集中到一個框圖里，使得系統的可移植性大大地提高。系統還采用層次框圖的設計方式，把明顯地具有主從關系的電路放在不同的層次里，這也使得系統模塊功能的可擴展性大大地增強。內部邏輯共分為數據存儲器模塊；程序存儲器模塊；時序控制模塊；特殊功能寄存器模塊和Core核心模塊這五個部分，文中對各個模塊的設計作了詳細的介紹。本文在最后對已實現的部分典型指令進行了邏輯仿真測試，測試結果表明，本文所設計的MCU系統能夠如預期地執行相應的指令。在指令執行的過程中，相應寄存器和總線上的值也均符合設計要求，實現了設計目標。
標簽： FPGA VHDL MCS
上傳時間： 2013-05-20
上傳用戶：2525775
EDA技術培訓與VHDL之實用電路模塊設計
標簽： VHDL EDA 實用電路 模塊設計
上傳時間： 2013-06-14
上傳用戶：dancnc
VHDL深入教程
標簽： VHDL 教程
上傳時間： 2013-07-27
上傳用戶：lishuoshi1996
伴隨高速DSP技術的廣泛應用，實時快速可靠地進行數字信號處理成為用戶追求的目標。同時，由于可編程器件在速度和集成度方面的飛速提高，使得利用硬件實現數字信號實時快速可靠處理有了新的途徑。 FIR濾波器是數字信號處理中常用部件，它的最大優點在于：設計任何幅頻特性時，可以具有嚴格的線性相位，這一點對數字信號的實時處理非常關鍵。 FPGA是常用的可編程器件，它所具有的查找表結構非常適用于實現實時快速可靠的FIR濾波器，在加上VHDL語言靈活的描述方法以及與硬件無關的特點，使得使用VHDL語言基于FPGA芯片實現FIR濾波器成為研究的方向。 本文對基于FPGA的FIR數字濾波器實現進行了研究，并設計了一個16階的FIR低通濾波器。所做的主要工作為： 1.以FIR數字濾波器的基本理論為依據，使用分布式算法作為濾波器的硬件實現算法，并對其進行了詳細的討論。針對分布式算法中查找表規模過大的缺點，采用多塊查找表的方式減小硬件規模。 2.在設計中采用了自頂向下的層次化、模塊化的設計思想，將整個濾波器劃分為多個模塊，利用VHDL語言的描述方法進行了各個功能模塊的設計，最終完成了FIR數字濾波器的系統設計。 3.采用FLEX10K系列器件實現一個16階的FIR低通濾波器的設計實例，用MAX+PLUSII軟件進行了仿真，并用MATLAB對仿真結果進行了分析，證明所設計的FIR數字濾波器功能正確。 仿真結果表明，本論文所設計的FIR濾波器硬件規模較小，采樣率達到了17.73MHz。同時只要將查找表進行相應的改動，就能分別實現低通、高通、帶通FIR濾波器，體現了設計的靈活性。
標簽： VHDL FPGA FIR 濾波器
上傳用戶：zdluffy
VHDL流水燈程序，初學者們可以下載，學習學習
標簽： VHDL 流水燈 程序
上傳用戶：user08x
蟲蟲下載站版權所有 京ICP備2021023401號-1
<input id="im2ks"></input>
