相 關(guān) 資 源

• VHDL語(yǔ)言基礎(chǔ).rar免費(fèi)下載

  資源簡(jiǎn)介：1、VHDL語(yǔ)言概述 2、VHDL語(yǔ)言程序?qū)嶓w 3、VHDL語(yǔ)言程序結(jié)構(gòu)體

  標(biāo)簽： VHDL 語(yǔ)言

  上傳時(shí)間： 2013-04-24

  上傳用戶：erkuizhang

• 本文介紹了 VHDL語(yǔ)言的學(xué)習(xí)總結(jié)免費(fèi)下載

  資源簡(jiǎn)介：本文介紹了 VHDL語(yǔ)言的學(xué)習(xí)總結(jié)，對(duì)于有一定VHDL語(yǔ)言基礎(chǔ)的同行們 我想應(yīng)該能起到一定作用。

  標(biāo)簽： VHDL 語(yǔ)言

  上傳時(shí)間： 2014-12-07

  上傳用戶：頂?shù)弥?/p>

• VHDL語(yǔ)言100例詳解-511頁(yè)-7.4M.rar免費(fèi)下載

  資源簡(jiǎn)介：專輯類----可編程邏輯器件相關(guān)專輯 VHDL語(yǔ)言100例詳解-511頁(yè)-7.4M.rar

  標(biāo)簽： VHDL 100 511 7.4

  上傳時(shí)間： 2013-04-24

  上傳用戶：allen-zhao123

• 文件ARM_core_VHDL.rar 嵌入式arm核的VHDL語(yǔ)言描述.免費(fèi)下載

  資源簡(jiǎn)介：文件ARM_core_VHDL.rar 嵌入式arm核的VHDL語(yǔ)言描述.

  標(biāo)簽： ARM_core_VHDL VHDL arm

  上傳時(shí)間： 2015-09-12

  上傳用戶：tonyshao

• 本文介紹了VHDL硬件描述語(yǔ)言基礎(chǔ)免費(fèi)下載

  資源簡(jiǎn)介：本文介紹了VHDL硬件描述語(yǔ)言基礎(chǔ)，包括： 1.簡(jiǎn)介 2.基本結(jié)構(gòu) 3.基本數(shù)據(jù)類型 4.設(shè)計(jì)組合電路 5.設(shè)計(jì)時(shí)序電路 6.設(shè)計(jì)狀態(tài)機(jī) 7.大規(guī)模電路的層次化設(shè)計(jì) 8.Function and Procedure

  標(biāo)簽： VHDL 硬件描述語(yǔ)言

  上傳時(shí)間： 2013-12-16

  上傳用戶：541657925

• 基于FPGA的MCS51核的VHDL語(yǔ)言設(shè)計(jì)與實(shí)現(xiàn).rar免費(fèi)下載

  資源簡(jiǎn)介：本文以研究嵌入式微處理器為主，自主地設(shè)計(jì)了能夠運(yùn)行MCS-51系列單片機(jī)指令的MCU系統(tǒng)。系統(tǒng)采用了VHDL 語(yǔ)言與原理框圖的綜合設(shè)計(jì)方法，并且在Altera公司的FPGA上通過(guò)驗(yàn)證。論文深入地研究了微處理器的指令系統(tǒng)和數(shù)據(jù)地址通路，采用VHDL 語(yǔ)言完成了取指單元，...

  標(biāo)簽： FPGA VHDL MCS

  上傳時(shí)間： 2013-05-20

  上傳用戶：2525775

• 基于VHDL語(yǔ)言的卷積碼編解碼器的設(shè)計(jì)免費(fèi)下載

  資源簡(jiǎn)介：本文在闡述卷積碼編解碼器基本工作原理的基礎(chǔ)上，提出了在MAX+PlusⅡ開(kāi)發(fā)平臺(tái)上基于VHDL語(yǔ)言設(shè)計(jì)（2，1，6）卷積碼編解碼器的方法。

  標(biāo)簽： VHDL 語(yǔ)言 卷積碼 編解碼器

  上傳時(shí)間： 2013-06-16

  上傳用戶：zfh920401

• VHDL語(yǔ)言100例詳解。詳細(xì)講解了用VHDL語(yǔ)言進(jìn)行數(shù)字電路和數(shù)字系統(tǒng)設(shè)計(jì)的知識(shí)。用100個(gè)實(shí)例免費(fèi)下載

  資源簡(jiǎn)介：VHDL語(yǔ)言100例詳解。詳細(xì)講解了用VHDL語(yǔ)言進(jìn)行數(shù)字電路和數(shù)字系統(tǒng)設(shè)計(jì)的知識(shí)。用100個(gè)實(shí)例，不僅進(jìn)行基礎(chǔ)的門(mén)電路設(shè)計(jì)，而且還有較為復(fù)雜的數(shù)字系統(tǒng)設(shè)計(jì)。這些實(shí)例可以直接被調(diào)用。

  標(biāo)簽： VHDL 100 語(yǔ)言 數(shù)字電路

  上傳時(shí)間： 2014-01-07

  上傳用戶：lhw888

• 基于VHDL語(yǔ)言的HDB3碼編譯碼器的設(shè)計(jì) HDB3 碼的全稱是三階高密度雙極性碼免費(fèi)下載

  資源簡(jiǎn)介：基于VHDL語(yǔ)言的HDB3碼編譯碼器的設(shè)計(jì) HDB3 碼的全稱是三階高密度雙極性碼，它是數(shù)字基帶傳輸中的一種重要碼型，具有頻譜中無(wú)直流分量、能量集中、提取位同步信息方便等優(yōu)點(diǎn)。HDB3 碼是在AMI碼(極性交替轉(zhuǎn)換碼)的基礎(chǔ)上發(fā)展起來(lái)的，解決了AMI碼在連0碼過(guò)多時(shí)...

  標(biāo)簽： HDB3 VHDL 語(yǔ)言 編譯碼器

  上傳時(shí)間： 2015-12-21

  上傳用戶：jeffery

• 利用一塊芯片完成除時(shí)鐘源、按鍵、揚(yáng)聲器和顯示器（數(shù)碼管）之外的所有數(shù)字電路功能。所有數(shù)字邏輯功能都在CPLD器件上用VHDL語(yǔ)言實(shí)現(xiàn)。這樣設(shè)計(jì)具有體積小、設(shè)計(jì)周期短（設(shè)計(jì)過(guò)程中即可實(shí)現(xiàn)時(shí)序仿真）、調(diào)試免費(fèi)下載

  資源簡(jiǎn)介：利用一塊芯片完成除時(shí)鐘源、按鍵、揚(yáng)聲器和顯示器（數(shù)碼管）之外的所有數(shù)字電路功能。所有數(shù)字邏輯功能都在CPLD器件上用VHDL語(yǔ)言實(shí)現(xiàn)。這樣設(shè)計(jì)具有體積小、設(shè)計(jì)周期短（設(shè)計(jì)過(guò)程中即可實(shí)現(xiàn)時(shí)序仿真）、調(diào)試方便、故障率低、修改升級(jí)容易等特點(diǎn)。 本設(shè)計(jì)采用...

  標(biāo)簽： CPLD VHDL 芯片 時(shí)鐘源

  上傳時(shí)間： 2014-01-02

  上傳用戶：LIKE

• 此程序用VHDL語(yǔ)言編寫(xiě)免費(fèi)下載

  資源簡(jiǎn)介：此程序用VHDL語(yǔ)言編寫(xiě)，在四位加法器基礎(chǔ)上完成8位二進(jìn)制加法，輸出是BCD碼

  標(biāo)簽： VHDL 程序 語(yǔ)言 編寫(xiě)

  上傳時(shí)間： 2014-11-03

  上傳用戶：努力努力再努力

• 此程序采用VHDL語(yǔ)言免費(fèi)下載

  資源簡(jiǎn)介：此程序采用VHDL語(yǔ)言，完成在16位十六進(jìn)制加法器的基礎(chǔ)上將輸出進(jìn)行BCD碼轉(zhuǎn)換，實(shí)現(xiàn)輸出是BCD碼的16位二進(jìn)制加法器

  標(biāo)簽： VHDL 程序 語(yǔ)言

  上傳時(shí)間： 2016-06-18

  上傳用戶：小鵬

• 此程序采用VHDL語(yǔ)言免費(fèi)下載

  資源簡(jiǎn)介：此程序采用VHDL語(yǔ)言，完成在32位十六進(jìn)制加法器的基礎(chǔ)上將輸出進(jìn)行BCD碼轉(zhuǎn)換，實(shí)現(xiàn)輸出是BCD碼的32位二進(jìn)制加法器

  標(biāo)簽： VHDL 程序 語(yǔ)言

  上傳時(shí)間： 2016-06-18

  上傳用戶：songnanhua

• 此程序采用VHDL語(yǔ)言免費(fèi)下載

  資源簡(jiǎn)介：此程序采用VHDL語(yǔ)言，利用元件例化語(yǔ)句，在帶BCD碼轉(zhuǎn)換的4位加法器的基礎(chǔ)上完成8位加法器的例化

  標(biāo)簽： VHDL 程序 語(yǔ)言

  上傳時(shí)間： 2016-06-18

  上傳用戶：tb_6877751

• VHDL語(yǔ)言教程免費(fèi)下載

  資源簡(jiǎn)介：VHDL語(yǔ)言教程，基礎(chǔ)入門(mén)級(jí)的一個(gè)非常實(shí)用的教程！

  標(biāo)簽： VHDL 語(yǔ)言教程

  上傳時(shí)間： 2014-01-12

  上傳用戶：weiwolkt

• VHDL語(yǔ)言教程免費(fèi)下載

  資源簡(jiǎn)介：VHDL語(yǔ)言語(yǔ)法教程，對(duì)VHDL基本語(yǔ)法，書(shū)寫(xiě)形式，注意事項(xiàng)進(jìn)行了詳細(xì)的敘述，為以后的VHDL的學(xué)習(xí)打下一個(gè)良好的基礎(chǔ)，非常推薦大家看一看。

  標(biāo)簽： VHDL

  上傳時(shí)間： 2015-05-08

  上傳用戶：lala8332

• VHDL語(yǔ)言100例詳解免費(fèi)下載

  資源簡(jiǎn)介：VHDL語(yǔ)言100例詳解

  標(biāo)簽： VHDL 100 語(yǔ)言

  上傳時(shí)間： 2013-06-05

  上傳用戶：eeworm

• c語(yǔ)言精華.rar免費(fèi)下載

  資源簡(jiǎn)介：適用于初學(xué)者，含C語(yǔ)言基礎(chǔ)知識(shí)詳解，常用源代碼精析等部分

  標(biāo)簽： c語(yǔ)言

  上傳時(shí)間： 2013-04-24

  上傳用戶：hjkhjk

• VHDL語(yǔ)言100例詳解-511頁(yè)-7.4M.pdf免費(fèi)下載

  資源簡(jiǎn)介：專輯類-可編程邏輯器件相關(guān)專輯-96冊(cè)-1.77G VHDL語(yǔ)言100例詳解-511頁(yè)-7.4M.pdf

  標(biāo)簽： VHDL 100 511 7.4

  上傳時(shí)間： 2013-04-24

  上傳用戶：thuyenvinh

• MP3方面的一些C語(yǔ)言源程序.rar免費(fèi)下載

  資源簡(jiǎn)介：MP3 方面的一些 C 語(yǔ)言源程序.rar

  標(biāo)簽： MP3 C語(yǔ)言 方面

  上傳時(shí)間： 2013-04-24

  上傳用戶：星仔

• 基于FPGA的MCS51核的VHDL語(yǔ)言免費(fèi)下載

  資源簡(jiǎn)介：本文以研究嵌入式微處理器為主，自主地設(shè)計(jì)了能夠運(yùn)行MCS-51系列單片機(jī)指令的MCU系統(tǒng)。系統(tǒng)采用了VHDL 語(yǔ)言與原理框圖的綜合設(shè)計(jì)方法，并且在Altera公司的FPGA上通過(guò)驗(yàn)證。論文深入地研究了微處理器的指令系統(tǒng)和數(shù)據(jù)地址通路，采用VHDL 語(yǔ)言完成了取指單元，...

  標(biāo)簽： FPGA VHDL MCS 51

  上傳時(shí)間： 2013-06-05

  上傳用戶：金宜

• 用VHDL語(yǔ)言實(shí)現(xiàn)的基于FPGA的交換機(jī)設(shè)計(jì)免費(fèi)下載

  資源簡(jiǎn)介：用VHDL語(yǔ)言實(shí)現(xiàn)的基于FPGA的交換機(jī)設(shè)計(jì)

  標(biāo)簽： VHDL FPGA 語(yǔ)言 交換機(jī)

  上傳時(shí)間： 2013-04-24

  上傳用戶：歸海惜雪

• 使用VHDL語(yǔ)言編寫(xiě)的A/D轉(zhuǎn)換程序免費(fèi)下載

  資源簡(jiǎn)介：使用VHDL語(yǔ)言編寫(xiě)的A/D轉(zhuǎn)換程序，可在FPGA平臺(tái)使用

  標(biāo)簽： VHDL 語(yǔ)言 編寫(xiě) 程序

  上傳時(shí)間： 2013-08-06

  上傳用戶：杏簾在望

• 用VHDL語(yǔ)言設(shè)計(jì)基于FPGA器件的高采樣率FIR濾波器免費(fèi)下載

  資源簡(jiǎn)介：用VHDL語(yǔ)言設(shè)計(jì)基于FPGA器件的高采樣率FIR濾波器,基于VHDL與CPLD器件的FIR數(shù)字濾波器的設(shè)計(jì)

  標(biāo)簽： VHDL FPGA FIR 語(yǔ)言

  上傳時(shí)間： 2013-08-07

  上傳用戶：ukuk

• 采用VHDL語(yǔ)言實(shí)現(xiàn)正弦波形的生成，主要使用的dds技術(shù)免費(fèi)下載

  資源簡(jiǎn)介：采用VHDL語(yǔ)言實(shí)現(xiàn)正弦波形的生成。主要使用的dds技術(shù)。

  標(biāo)簽： VHDL dds 語(yǔ)言 正弦

  上傳時(shí)間： 2013-08-09

  上傳用戶：aeiouetla

• 基于VHDL語(yǔ)言的一個(gè)FFT快速傅里葉變換程序采用4蝶形算法免費(fèi)下載

  資源簡(jiǎn)介：基于VHDL語(yǔ)言的一個(gè)FFT快速傅里葉變換程序。采用4蝶形算法

  標(biāo)簽： VHDL FFT 語(yǔ)言 快速傅里葉變換

  上傳時(shí)間： 2013-08-10

  上傳用戶：qlpqlq

• VHDL語(yǔ)言的高頻時(shí)鐘分頻模塊免費(fèi)下載

  資源簡(jiǎn)介：VHDL語(yǔ)言的高頻時(shí)鐘分頻模塊。一種新的分頻器實(shí)現(xiàn)方法。

  標(biāo)簽： VHDL 語(yǔ)言 分頻 模塊

  上傳時(shí)間： 2013-08-10

  上傳用戶：zxh122

• 通過(guò)VHDL語(yǔ)言進(jìn)行數(shù)字信號(hào)處理的FIR操作免費(fèi)下載

  資源簡(jiǎn)介：通過(guò)VHDL語(yǔ)言進(jìn)行數(shù)字信號(hào)處理的FIR操作，可以很好的實(shí)現(xiàn)濾波功能，有很好的作用，

  標(biāo)簽： VHDL FIR 語(yǔ)言 數(shù)字信號(hào)處理

  上傳時(shí)間： 2013-08-11

  上傳用戶：gundan

• FPGA，VHDL語(yǔ)言的學(xué)習(xí)資料免費(fèi)下載

  資源簡(jiǎn)介：FPGA，VHDL語(yǔ)言的學(xué)習(xí)資料；\r\nFPGA的簡(jiǎn)單設(shè)計(jì)\r\ndds的設(shè)計(jì)

  標(biāo)簽： FPGA VHDL 語(yǔ)言

  上傳時(shí)間： 2013-08-11

  上傳用戶：lili123

• 常用數(shù)字邏輯功能都在CPLD器件上用VHDL語(yǔ)言實(shí)現(xiàn)免費(fèi)下載

  資源簡(jiǎn)介：利用一塊芯片完成除時(shí)鐘源、按鍵、揚(yáng)聲器和顯示器（數(shù)碼管）之外的所有數(shù)字電路功能。所有數(shù)字邏輯功能都在CPLD器件上用VHDL語(yǔ)言實(shí)現(xiàn)。這樣設(shè)計(jì)具有體積小、設(shè)計(jì)周期短（設(shè)計(jì)過(guò)程中即可實(shí)現(xiàn)時(shí)序仿真）、調(diào)試方便、故障率低、修改升級(jí)容易等特點(diǎn)

  標(biāo)簽： CPLD VHDL 數(shù)字邏輯 器件

  上傳時(shí)間： 2013-08-11

  上傳用戶：hn891122