基于VHDL語言的一個(gè)FFT快速傅里葉變換程序采用4蝶形算法
基于VHDL語言的一個(gè)FFT快速傅里葉變換程序。采用4蝶形算法...
VHDl技術(shù)資料
?? 資源總數(shù)：4888
?? 源代碼：10970
?? VHDl全部資料 (4888個(gè))
VHDL語言的高頻時(shí)鐘分頻模塊
VHDL語言的高頻時(shí)鐘分頻模塊。一種新的分頻器實(shí)現(xiàn)方法。...
這是Actel 的FPGA的譯碼器的VHDL源代碼。
這是Actel 的FPGA的譯碼器的VHDL源代碼。...
工程中使用的一段資源管理vhdl程序,有簡單的分頻代碼
工程中使用的一段資源管理vhdl程序,有簡單的分頻代碼等，希望能給你幫助...
通過VHDL語言進(jìn)行數(shù)字信號(hào)處理的FIR操作
通過VHDL語言進(jìn)行數(shù)字信號(hào)處理的FIR操作，可以很好的實(shí)現(xiàn)濾波功能，有很好的作用，...
FPGA，vhdl語言的學(xué)習(xí)資料
FPGA，vhdl語言的學(xué)習(xí)資料；\r\nFPGA的簡單設(shè)計(jì)\r\ndds的設(shè)計(jì)...
常用數(shù)字邏輯功能都在CPLD器件上用VHDL語言實(shí)現(xiàn)
利用一塊芯片完成除時(shí)鐘源、按鍵、揚(yáng)聲器和顯示器（數(shù)碼管）之外的所有數(shù)字電路功能。所有數(shù)字邏輯功能都在CPLD器件上用VHDL語言實(shí)現(xiàn)。這樣設(shè)計(jì)具有體積小、設(shè)計(jì)周期短（設(shè)計(jì)過程中即可實(shí)現(xiàn)時(shí)序仿真）、調(diào)試...
FPGA串口界面調(diào)試程序,用VHDL語言實(shí)現(xiàn)
FPGA串口界面調(diào)試程序,用VHDL語言實(shí)現(xiàn)...
應(yīng)用VHDL技術(shù)設(shè)計(jì)嵌入式全數(shù)字鎖相環(huán)路的方法
介紹了應(yīng)用VHDL技術(shù)設(shè)計(jì)嵌入式全數(shù)字鎖相環(huán)路的方法，詳細(xì)敘述了其工作原理和設(shè)計(jì)思想，并用可編程邏輯器件FPGA實(shí)現(xiàn)。...
CPLD VHDL 數(shù)碼管程序
CPLD VHDL 數(shù)碼管程序 流水燈程序 時(shí)鐘程序CPLD VHDL 數(shù)碼管程序 流水燈程序 時(shí)鐘程序...