亚洲欧美第一页_禁久久精品乱码_粉嫩av一区二区三区免费野_久草精品视频

蟲蟲首頁| 資源下載| 資源專輯| 精品軟件
登錄| 注冊

VeriLog-HDL

  • 60秒秒表設計

    60秒秒表設計,可暫停和分段計數等,所有功能是利用verilog HDL來描述,最后下載到CPLD/FPGA才能運行。

    標簽: 秒表設計

    上傳時間: 2017-06-08

    上傳用戶:1159797854

  • 本例是關于卷積碼的一個簡單算法

    本例是關于卷積碼的一個簡單算法,用verilog HDL語言編寫,整個文檔包括了產生卷積的整個工程。

    標簽: 卷積碼 算法

    上傳時間: 2017-06-27

    上傳用戶:ecooo

  • FIFO 源程序

    FIFO 源程序,verilog HDL實現,自己驗證過,沒問題

    標簽: FIFO 源程序

    上傳時間: 2013-12-19

    上傳用戶:aig85

  • 設計帶進位算術邏輯運算單元

    設計帶進位算術邏輯運算單元,根據74LS181功能表,用Verilog HDL硬件描述語言編程實現ALU181的算術邏輯運算功能,編輯實驗原理圖,在算術邏輯單元原理圖上,將其擴展為帶進位的算術邏輯運算單元,對其進行編譯,并設計波形對其進行仿真驗證,最后下載驗證

    標簽: 進位 算術邏輯運算

    上傳時間: 2013-12-17

    上傳用戶:498732662

  • i2c總線模擬

    i2c總線模擬,verilog hdl編寫的總線模擬控制程序

    標簽: i2c 總線模擬

    上傳時間: 2014-01-10

    上傳用戶:yuanyuan123

  • 對vga接口做了詳細的介紹

    對vga接口做了詳細的介紹,并且有一 ·三段式Verilog的IDE程序,但只有DMA ·電子密碼鎖,基于fpga實現,密碼正 ·IIR、FIR、FFT各模塊程序設計例程, ·基于邏輯工具的以太網開發,基于邏 ·自己寫的一個測溫元件(ds18b20)的 ·光纖通信中的SDH數據幀解析及提取的 ·VHDL Programming by Example(McGr ·這是CAN總線控制器的IP核,源碼是由 ·FPGA設計的SDRAM控制器,有仿真代碼 ·xilinx fpga 下的IDE控制器原代碼, ·用verilog寫的,基于查表法實現的LO ·精通verilog HDL語言編

    標簽: vga 接口

    上傳時間: 2014-12-04

    上傳用戶:colinal

  • 輸入輸出控制的狀態機

    輸入輸出控制的狀態機,verilog HDL源碼

    標簽: 輸入輸出 控制 狀態

    上傳時間: 2014-01-10

    上傳用戶:璇珠官人

  • ps2接口控制程序

    ps2接口控制程序,采用verilog hdl

    標簽: ps2 接口控制 程序

    上傳時間: 2017-09-03

    上傳用戶:skhlm

  • PS2鍵盤鼠標接口控制實現電子琴功能

    PS2鍵盤鼠標接口控制實現電子琴功能,verilog hdl 編寫

    標簽: PS2 鍵盤 接口 控制實現

    上傳時間: 2013-12-03

    上傳用戶:BIBI

  • FPGA 建模

    FPGA入門 建模”顧名思義就是“模塊建立”的省略。FPGA的邏輯資源,好比樂高的積木,要組合樂高就是需要工具,那Verilog HDL就是FPGA建模的工具。

    標簽: verilog 基礎

    上傳時間: 2015-03-22

    上傳用戶:edmund3

主站蜘蛛池模板: 会宁县| 印江| 石景山区| 永和县| 怀来县| 琼海市| 洛川县| 获嘉县| 吉水县| 岢岚县| 咸阳市| 错那县| 玉林市| 平定县| 沂水县| 祁门县| 九龙县| 鄯善县| 嵩明县| 塔河县| 广灵县| 龙胜| 新邵县| 乾安县| 扎鲁特旗| 雷州市| 金乡县| 阿勒泰市| 平定县| 武胜县| 三都| 沁源县| 密山市| 东阿县| 万载县| 乡城县| 曲沃县| 壶关县| 武冈市| 北流市| 泾阳县|