亚洲欧美第一页_禁久久精品乱码_粉嫩av一区二区三区免费野_久草精品视频

蟲蟲首頁| 資源下載| 資源專輯| 精品軟件
登錄| 注冊(cè)

您現(xiàn)在的位置是:蟲蟲下載站 > 資源下載 > VHDL/FPGA/Verilog > 設(shè)計(jì)帶進(jìn)位算術(shù)邏輯運(yùn)算單元

設(shè)計(jì)帶進(jìn)位算術(shù)邏輯運(yùn)算單元

資 源 簡(jiǎn) 介

設(shè)計(jì)帶進(jìn)位算術(shù)邏輯運(yùn)算單元,根據(jù)74LS181功能表,用Verilog HDL硬件描述語言編程實(shí)現(xiàn)ALU181的算術(shù)邏輯運(yùn)算功能,編輯實(shí)驗(yàn)原理圖,在算術(shù)邏輯單元原理圖上,將其擴(kuò)展為帶進(jìn)位的算術(shù)邏輯運(yùn)算單元,對(duì)其進(jìn)行編譯,并設(shè)計(jì)波形對(duì)其進(jìn)行仿真驗(yàn)證,最后下載驗(yàn)證

相 關(guān) 資 源

主站蜘蛛池模板: 东乌珠穆沁旗| 新丰县| 绥棱县| 福清市| 姚安县| 隆德县| 白城市| 阳东县| 永仁县| 汉沽区| 泌阳县| 仁怀市| 西宁市| 冕宁县| 沾益县| 廉江市| 泰顺县| 建昌县| 元阳县| 繁昌县| 读书| 垦利县| 密山市| 崇左市| 砀山县| 阿拉善左旗| 玉树县| 红桥区| 韩城市| 汶上县| 合作市| 巴里| 长寿区| 台北县| 临夏市| 沭阳县| 当阳市| 远安县| 苍溪县| 弋阳县| 库尔勒市|