使用Verilog編寫的同步FIFO
使用Verilog編寫的同步FIFO，可通過(guò)設(shè)置程序中的DEPTH設(shè)置FIFO的深度，F(xiàn)IFO_WRITE_CLOCK上升沿向FIFO中寫入數(shù)據(jù)，\r\nFIFO_READ_CLOCK上升沿讀取數(shù)據(jù)。...
VeriLog技術(shù)資料
?? 資源總數(shù)：3077
?? 技術(shù)文檔：1
?? 源代碼：19564
?? VeriLog全部資料 (3077個(gè))
verilog代碼讀寫SDRAM 不帶仿真
verilog 代碼，讀寫SDRAM 不帶仿真，需要自己編寫測(cè)試文件...
華為的FPGA和Verilog的教程
華為的FPGA和Verilog的教程，我相信對(duì)大家的用處是毋庸置疑的。...
東南大學(xué)Verilog講義
東南大學(xué)Verilog講義.rar\\\\r\\\\n高級(jí)FPGA教學(xué)實(shí)驗(yàn)指導(dǎo)書(shū)－邏輯設(shè)計(jì)部分.pdf\\\\r\\\\n......
FPGA開(kāi)發(fā)板上寫的Verilog代碼 功能是從電腦端發(fā)送一個(gè)字節(jié)
FPGA開(kāi)發(fā)板上寫的Verilog代碼：\r\n功能是從電腦端發(fā)送一個(gè)字節(jié)，然后把它接收回來(lái)。\r\n...
fpga開(kāi)發(fā)pci的verilog
fpga開(kāi)發(fā)pci的verilog，不可多得的源代碼。...
FPGA的uart控制器的verilog源程序
FPGA的uart控制器的verilog源程序，在cyclone II EP2C8Q208上調(diào)試運(yùn)行成功...
xilinx fpga 做VGA驅(qū)動(dòng)信號(hào)的Verilog原代碼,ise版本9.2
xilinx fpga 做VGA驅(qū)動(dòng)信號(hào)的Verilog原代碼,ise版本9.2,...
用Verilog語(yǔ)言編寫的FPGA控制PWM的程序
用Verilog語(yǔ)言編寫的FPGA控制PWM的程序.利用碼盤脈沖進(jìn)行調(diào)速,進(jìn)行過(guò)簡(jiǎn)單試驗(yàn),可用.沒(méi)有經(jīng)過(guò)長(zhǎng)期驗(yàn)證.做簡(jiǎn)單修改即可應(yīng)用!...
基于FPGA的交通燈的設(shè)計(jì) 有Verilog HDL 源碼、仿真圖與引腳配置圖
基于FPGA的交通燈的設(shè)計(jì) 有Verilog HDL 源碼、仿真圖與引腳配置圖，已下載實(shí)現(xiàn)\r\n...