有關(guān)verilog的硬件實現(xiàn)VGA設(shè)計的代碼。
有關(guān)verilog的硬件實現(xiàn)VGA設(shè)計的代碼。...
VeriLog技術(shù)資料
?? 資源總數(shù)：3077
?? 源代碼：19564
?? 電路圖：1
?? VeriLog全部資料 (3077個)
基于FPGA的多功能數(shù)字鐘的設(shè)計與實現(xiàn) 內(nèi)附有詳盡的Verilog HDL源碼
基于FPGA的多功能數(shù)字鐘的設(shè)計與實現(xiàn) 內(nèi)附有詳盡的Verilog HDL源碼，其功能主要有：時間設(shè)置，時間顯示，跑表，分頻，日期設(shè)置，日期顯示等...
如何如何使用verilog Hdl以及如何使其在FPGA開發(fā)板上實現(xiàn)
lab1——FPGA這個文件中體統(tǒng)了如何如何使用verilog Hdl以及如何使其在FPGA開發(fā)板上實現(xiàn)...
verilog編寫基于fpga的鑒相器模塊
verilog編寫基于fpga的鑒相器模塊...
verilog編寫基于fpga的DDS實現(xiàn)
verilog編寫基于fpga的DDS實現(xiàn)...
verilog編寫基于FPGA的示波器核心實現(xiàn)
verilog編寫基于FPGA的示波器核心實現(xiàn)...
用Verilog HDL語言編寫的交通燈程序
這是一個用Verilog HDL語言編寫的交通燈程序。可以用Quartus II運行。...
Verilog HDl代碼
Verilog HDl代碼，學(xué)習(xí)一顆看一下...
AD9289的控制，使用Verilog語言
AD9289的控制 使用Verilog語言...
基于cpld的pwm控制設(shè)計采用vhdl.verilog語言設(shè)計
基于cpld的pwm控制設(shè)計\r\n采用vhdl.verilog語言設(shè)計\r\n對大家比較有用...