fpga-jpeg-verilog在fpga平臺(tái)使用verilog語言進(jìn)行jpeg算法實(shí)現(xiàn)
fpga-jpeg-verilog在fpga平臺(tái)使用verilog語言進(jìn)行jpeg算法實(shí)現(xiàn)...
VeriLog技術(shù)資料
?? 資源總數(shù)：3077
?? 源代碼：19564
?? VeriLog全部資料 (3077個(gè))
Verilog實(shí)現(xiàn)的DDS正弦信號(hào)發(fā)生器和測頻測相模塊
Verilog實(shí)現(xiàn)的DDS正弦信號(hào)發(fā)生器和測頻測相模塊，DDS模塊可產(chǎn)生兩路頻率和相位差均可預(yù)置調(diào)整的值正弦波，頻率范圍為20Hz-5MHz，相位范圍為0°-359°，測量的數(shù)據(jù)通過引腳傳輸給單片機(jī)，...
verilog HDL 編寫的PWM
verilog HDL 編寫的PWM，是初學(xué)CPLD者入門Z資源，epm7128stc100-10...
dds設(shè)計(jì)，生成多種波形，Verilog語言
dds設(shè)計(jì)，花了一個(gè)星期做的,verilog寫的，可生成多種波形，頻率范圍可上M,性能不錯(cuò)。...
用Verilog實(shí)現(xiàn)基于FPGA的通用分頻器
用Verilog實(shí)現(xiàn)基于FPGA的通用分頻器...
verilog 編寫的I2c協(xié)議程序
verilog 編寫的I2c協(xié)議程序，用于cpld讀寫EEPROM...
實(shí)現(xiàn)音樂播放的FPGA的實(shí)驗(yàn)源碼（Verilog語言）
這是一個(gè)FPGA的實(shí)驗(yàn)源碼，可以實(shí)現(xiàn)對(duì)一段音樂的播放。用Verilog語言編寫的，對(duì)初學(xué)者會(huì)有一定的幫助。...
基于Verilog HDL語言的FPGA源程序
本原碼是基于Verilog HDL語言的FPGA原程序，主要用于測頻率，特點(diǎn)主要是可以更快地測頻。實(shí)時(shí)性更高。...
采用Verilog語言,實(shí)現(xiàn)了FPGA控制視頻芯片的數(shù)據(jù)采集,并將數(shù)據(jù)按幀存儲(chǔ)起來
采用Verilog語言,實(shí)現(xiàn)了FPGA控制視頻芯片的數(shù)據(jù)采集,并將數(shù)據(jù)按幀存儲(chǔ)起來...
pc104接口的verilog代碼
pc104接口的verilog代碼，僅供參考...