亚洲欧美第一页_禁久久精品乱码_粉嫩av一区二区三区免费野_久草精品视频

蟲蟲首頁| 資源下載| 資源專輯| 精品軟件
登錄| 注冊

VeriLog

VeriLogHDL是一種硬件描述語言,以文本形式來描述數字系統硬件的結構和行為的語言,用它可以表示邏輯電路圖、邏輯表達式,還可以表示數字邏輯系統所完成的邏輯功能。VeriLogHDL和VHDL是世界上最流行的兩種硬件描述語言,都是在20世紀80年代中期開發出來的。前者由GatewayDesignAutomation公司(該公司于1989年被Cadence公司收購)開發。兩種HDL均為IEEE標準。[1]
主站蜘蛛池模板: 山阴县| 双峰县| 桃江县| 芒康县| 萨嘎县| 长沙县| 昆山市| 石棉县| 台南县| 嘉义县| 舟曲县| 宜宾县| 德化县| 乌鲁木齐县| 油尖旺区| 商洛市| 达拉特旗| 威宁| 社旗县| 宽甸| 扶绥县| 湛江市| 荃湾区| 山丹县| 茂名市| 壤塘县| 都昌县| 枣庄市| 象山县| 抚州市| 松江区| 新密市| 合作市| 苗栗县| 淮阳县| 东平县| 新晃| 赤城县| 曲水县| 石林| 西吉县|