亚洲人体影院,一区二区三区精品久久久,在线看无码的免费网站

VeriLog

VeriLogHDL是一種硬件描述語言，以文本形式來描述數(shù)字系統(tǒng)硬件的結(jié)構(gòu)和行為的語言，用它可以表示邏輯電路圖、邏輯表達式，還可以表示數(shù)字邏輯系統(tǒng)所完成的邏輯功能。VeriLogHDL和VHDL是世界上最流行的兩種硬件描述語言，都是在20世紀80年代中期開發(fā)出來的。前者由GatewayDesignAutomation公司（該公司于1989年被Cadence公司收購）開發(fā)。兩種HDL均為IEEE標準。[1]

本文介紹了使用VeriLog語言進行硬件設(shè)計的一些基本技巧

本文介紹了使用VeriLog語言進行硬件設(shè)計的一些基本技巧

標簽： VeriLog 語言硬件設(shè)計基本技巧

上傳時間： 2015-03-15

上傳用戶：wkchong
Computer Architecture Handbook on VeriLog HDL

Computer Architecture Handbook on VeriLog HDL

標簽： Architecture Computer Handbook VeriLog

上傳時間： 2015-03-15

上傳用戶：www240697738
發(fā)一個基于ModelSim仿真的VeriLog源代碼包

發(fā)一個基于ModelSim仿真的VeriLog源代碼包

標簽： ModelSim VeriLog 仿真源代碼

上傳時間： 2013-12-10

上傳用戶：水中浮云
這是8位微處理器的VeriLog源代碼

這是8位微處理器的VeriLog源代碼，可以欠在Flex10k10里面

標簽： VeriLog 8位微處理器源代碼

上傳時間： 2014-01-24

上傳用戶：皇族傳媒
flash接口控制器的VHDL以及VeriLog源代碼和Testbench程序

flash接口控制器的VHDL以及VeriLog源代碼和Testbench程序

標簽： Testbench VeriLog flash VHDL

上傳時間： 2013-12-26

上傳用戶：netwolf
VeriLog 語法速查手冊

VeriLog 語法速查手冊，做成了一個頁面形式，方便VeriLog開發(fā)人員查詢！

標簽： VeriLog 速查手冊

上傳時間： 2014-01-10

上傳用戶：songrui
VeriLog實現(xiàn)ALU的源代碼

VeriLog實現(xiàn)ALU的源代碼，并提供了一個詳細的測試平臺！

標簽： VeriLog ALU 源代碼

上傳時間： 2015-03-23

上傳用戶：aysyzxzm
VeriLog&Vhdl混語言對SDRAM的控制源代碼

VeriLog&Vhdl混語言對SDRAM的控制源代碼，提供了很好的例子，頂層文件為sdrm.v！

標簽： VeriLog SDRAM Vhdl 語言

上傳時間： 2015-03-23

上傳用戶：黑漆漆
VeriLog hdl教程135例:VeriLog hdl語言類似于C語言

VeriLog hdl教程135例:VeriLog hdl語言類似于C語言，便于學(xué)習(xí)。本文檔帶有源代碼，3-6章

標簽： VeriLog hdl 135 C語言

上傳時間： 2013-12-12

上傳用戶：rocketrevenge
VeriLog hdl教程135例:VeriLog hdl語言類似于C語言

VeriLog hdl教程135例:VeriLog hdl語言類似于C語言，便于學(xué)習(xí)。本文檔帶有源代碼，7-8章

標簽： VeriLog hdl 135 C語言

上傳時間： 2013-12-09

上傳用戶：cuiyashuo

主站蜘蛛池模板： SHOW| 西宁市| 安平县| 合阳县| 陈巴尔虎旗| 西乌珠穆沁旗| 舞阳县| 阳春市| 东辽县| 遂昌县| 利津县| 永年县| 卓资县| 阿城市| 岳阳市| 久治县| 正安县| 松滋市| 建瓯市| 惠安县| 承德市| 孝感市| 江达县| 天峨县| 同心县| 保亭| 承德市| 务川| 阿勒泰市| 库尔勒市| 昔阳县| 兰州市| 杭州市| 历史| 和顺县| 来凤县| 上虞市| 北海市| 雅安市| 同仁县| 含山县|

亚洲欧美第一页_禁久久精品乱码_粉嫩av一区二区三区免费野_久草精品视频

VeriLog

本文介紹了使用VeriLog語言進行硬件設(shè)計的一些基本技巧

Computer Architecture Handbook on VeriLog HDL

發(fā)一個基于ModelSim仿真的VeriLog源代碼包

這是8位微處理器的VeriLog源代碼

flash接口控制器的VHDL以及VeriLog源代碼和Testbench程序

VeriLog 語法速查手冊

VeriLog實現(xiàn)ALU的源代碼

VeriLog&Vhdl混語言對SDRAM的控制源代碼

VeriLog hdl教程135例:VeriLog hdl語言類似于C語言

VeriLog hdl教程135例:VeriLog hdl語言類似于C語言