亚洲欧美第一页_禁久久精品乱码_粉嫩av一区二区三区免费野_久草精品视频

蟲蟲首頁| 資源下載| 資源專輯| 精品軟件
登錄| 注冊

VeriLog

VeriLogHDL是一種硬件描述語言,以文本形式來描述數(shù)字系統(tǒng)硬件的結(jié)構(gòu)和行為的語言,用它可以表示邏輯電路圖、邏輯表達式,還可以表示數(shù)字邏輯系統(tǒng)所完成的邏輯功能。VeriLogHDL和VHDL是世界上最流行的兩種硬件描述語言,都是在20世紀80年代中期開發(fā)出來的。前者由GatewayDesignAutomation公司(該公司于1989年被Cadence公司收購)開發(fā)。兩種HDL均為IEEE標準。[1]
主站蜘蛛池模板: 平原县| 安达市| 额济纳旗| 延寿县| 大邑县| 上林县| 揭东县| 安仁县| 青阳县| 丰都县| 四子王旗| 浏阳市| 江华| 安阳县| 芦溪县| 会泽县| 轮台县| 长宁县| 宝兴县| 宣城市| 大荔县| 卢氏县| 淮南市| 额敏县| 栖霞市| 海门市| 杂多县| 西林县| 绍兴县| 全州县| 台东市| 利津县| 宜章县| 青田县| 盐城市| 兖州市| 通河县| 黄骅市| 双鸭山市| 原平市| 同德县|