linux下進(jìn)程間通信方式之一的fifo讀寫源程序。
標(biāo)簽： linux fifo 進(jìn)程間通信 方式
上傳時(shí)間： 2017-07-18
上傳用戶：dongqiangqiang
次代碼利用verilog HDL來描述的，可以實(shí)現(xiàn)2倍頻功能，只是頻率有一點(diǎn)誤差。
標(biāo)簽： verilog HDL 代碼
上傳時(shí)間： 2014-01-11
上傳用戶：維子哥哥
詳盡介紹了VERILOG編程過程中的組合邏輯和時(shí)序邏輯設(shè)計(jì)方法，同時(shí)對仿真程序的編程和使用也做了完美的講解，便于快速學(xué)習(xí)掌握
標(biāo)簽： VERILOG 編程 組合邏輯 時(shí)序邏輯
上傳時(shí)間： 2013-12-11
上傳用戶：gdgzhym
本書介紹了大量verilog HDL程序設(shè)計(jì)的實(shí)例，對于verilog語言學(xué)習(xí)者和從事相關(guān)工作的工程師來說，都有一定的學(xué)習(xí)和參考價(jià)值。
標(biāo)簽： verilog HDL 程序設(shè)計(jì)
上傳時(shí)間： 2014-01-17
上傳用戶：czl10052678
基于verilog硬件描述語言的uartr硬件實(shí)現(xiàn)方式
標(biāo)簽： verilog uartr 硬件描述語言 硬件實(shí)現(xiàn)
上傳時(shí)間： 2017-08-16
上傳用戶：familiarsmile
fifo 的vhdl源程序,容量為1024*8的fifo程序代碼
標(biāo)簽： fifo 1024 vhdl 源程序
上傳時(shí)間： 2013-12-23
上傳用戶：yt1993410
自己寫的一個(gè)片上網(wǎng)絡(luò)路由節(jié)點(diǎn)的fifo模塊，工作頻率達(dá)到1ghz。
標(biāo)簽： fifo 片上網(wǎng)絡(luò) 模塊 路由
上傳時(shí)間： 2014-01-22
上傳用戶：jkhjkh1982
上傳時(shí)間： 2017-08-21
上傳用戶：Breathe0125
verilog 和VHDL實(shí)現(xiàn)的can總線接口代碼
標(biāo)簽： verilog VHDL can 總線接口
上傳時(shí)間： 2014-01-16
上傳用戶：xhz1993
用verilog設(shè)計(jì)一個(gè)簡單的cpu系統(tǒng)
標(biāo)簽： verilog cpu
上傳時(shí)間： 2014-01-05
上傳用戶：zhoujunzhen
蟲蟲下載站版權(quán)所有 京ICP備2021023401號-1
