Verilog HDL編寫的4條指令CPU
標簽： Verilog HDL CPU 編寫
上傳時間： 2014-01-27
上傳用戶：Ants
cy68013的從FIFO方式的通信源代碼
標簽： 68013 FIFO cy 方式
上傳時間： 2017-01-07
上傳用戶：saharawalker
任意時鐘配比的異步fifo.含有synplify ip庫中的雙端口ram。用于處理多時鐘域問題。
標簽： synplify fifo ram 時鐘
上傳時間： 2014-12-04
上傳用戶：天涯
用于cy7c68013與fpga的從FIFO通訊.版本1.7
標簽： c68013 68013 FIFO fpga
上傳時間： 2014-01-25
上傳用戶：PresidentHuang
C語言聲明翻譯程序very useful
標簽： useful very 程序
上傳時間： 2013-12-19
上傳用戶：mhp0114
用VERILOG語言寫的RS485通信程序,經(jīng)調(diào)試可以直接使用
標簽： VERILOG 485 RS 語言
上傳時間： 2017-01-31
上傳用戶：阿四AIR
verilog硬件語義的介紹，里面囊括了幾乎所有verilog的相關硬件的語義。
標簽： verilog 硬件
上傳時間： 2017-02-02
上傳用戶：sxdtlqqjl
linux下Qsort的C語 言的實現(xiàn)
標簽： linux Qsort
上傳時間： 2017-02-05
上傳用戶：jackgao
程式描述：使用Cypress的Cy7C68013A晶片進行設計，通過外接EEPROM來進行供電時的重列舉。程式包括USB韌體端的程式以及電腦端的程式。 安裝：把來源程式碼複製到硬碟特定目錄下，使用Keil C編譯器和Visual C++ 6.0運行即可。 注意：可以首先使用Cypress的測試工具進行韌體程式的測試，以確保韌體程式的正確性。
標簽： Cypress 68013A C68013 68013
上傳時間： 2017-02-10
上傳用戶：waitingfy
程式描述：使用Cypress的Cy7C68013A晶片進行設計，實現(xiàn)USB鍵盤輸入的功能。 安裝：把來源程式碼複製到硬碟特定目錄下，使用Keil C編譯器運行即可。 注意：可以首先使用Cypress的測試工具進行韌體程式的測試，以確保韌體程式的正確性。
上傳用戶：ecooo
蟲蟲下載站版權所有 京ICP備2021023401號-1
