利用Verilog編程實(shí)現(xiàn)狀態(tài)機(jī)的例子。很不錯(cuò)的。
標(biāo)簽： Verilog 編程實(shí)現(xiàn) 狀態(tài)
上傳時(shí)間： 2015-05-10
上傳用戶：陽(yáng)光少年2016
以verilog HDL 語(yǔ)言編寫(xiě)的一首歌曲，可供初學(xué)者借鑒
標(biāo)簽： verilog HDL 語(yǔ)言 編寫(xiě)
上傳時(shí)間： 2013-12-26
上傳用戶：ma1301115706
HDL 編碼風(fēng)格與編碼指導(dǎo),介紹了詳細(xì)的vhdl和verilog hdl語(yǔ)言的編程風(fēng)格
標(biāo)簽： verilog vhdl HDL hdl
上傳時(shí)間： 2014-01-05
上傳用戶：古谷仁美
卡內(nèi)基梅隴大學(xué)verilog課程講義,希望大家能夠喜歡！
標(biāo)簽： verilog 大學(xué) 講義 家
上傳用戶：xiaohuanhuan
強(qiáng)調(diào)Verilog代碼編寫(xiě)規(guī)范，經(jīng)常是一個(gè)不太受歡迎的話題，但卻是非常有必要的。 每個(gè)代碼編寫(xiě)者都有自己的編寫(xiě)習(xí)慣，而且都喜歡按照自己的習(xí)慣去編寫(xiě)
標(biāo)簽： Verilog 代碼 編寫(xiě)
上傳時(shí)間： 2015-05-12
上傳用戶：13160677563
verilog硬件描述語(yǔ)言進(jìn)行開(kāi)發(fā)的一些實(shí)際經(jīng)驗(yàn)
標(biāo)簽： verilog 硬件描述語(yǔ)言 經(jīng)驗(yàn)
上傳用戶：黑漆漆
用verilog實(shí)現(xiàn)的四乘四鍵盤(pán)程序,在Quartus II上編譯通過(guò)并成功
標(biāo)簽： verilog Quartus 鍵盤(pán)程序 編譯
上傳時(shí)間： 2015-05-13
上傳用戶：ruan2570406
這是PCM電話傳輸系統(tǒng)模型的verilog程序,是一個(gè)modlesim開(kāi)發(fā)環(huán)境下的工程文件,并有波形仿真結(jié)果.
標(biāo)簽： modlesim verilog PCM 電話
上傳時(shí)間： 2014-07-07
上傳用戶：lps11188
AES高級(jí)加密算法的verilog語(yǔ)言實(shí)現(xiàn)。同時(shí)附有AES協(xié)議的pdf文檔，和此代碼的測(cè)試程序，可作為一個(gè)IP核直接使用，可減少開(kāi)發(fā)人員的設(shè)計(jì)時(shí)間。
標(biāo)簽： AES verilog 加密算法
上傳時(shí)間： 2014-01-08
上傳用戶：PresidentHuang
學(xué)些verilog語(yǔ)言的入門(mén)書(shū)籍，由汪正雄編寫(xiě)，內(nèi)容挺全的，可以作為初學(xué)者的手冊(cè)。
標(biāo)簽： verilog 語(yǔ)言 書(shū)籍
上傳時(shí)間： 2015-05-14
上傳用戶：我們的船長(zhǎng)
蟲(chóng)蟲(chóng)下載站版權(quán)所有 京ICP備2021023401號(hào)-1
