相 關(guān) 資 源

• 強(qiáng)調(diào)Verilog代碼編寫規(guī)范免費(fèi)下載

  資源簡(jiǎn)介：強(qiáng)調(diào)Verilog代碼編寫規(guī)范，經(jīng)常是一個(gè)不太受歡迎的話題，但卻是非常有必要的。 每個(gè)代碼編寫者都有自己的編寫習(xí)慣，而且都喜歡按照自己的習(xí)慣去編寫

  標(biāo)簽： Verilog 代碼 編寫

  上傳時(shí)間： 2015-05-12

  上傳用戶：13160677563

• Verilog代碼編寫規(guī)范免費(fèi)下載

  資源簡(jiǎn)介：Verilog代碼編寫規(guī)范，里面有一些小例子，很好的入門教材

  標(biāo)簽： Verilog 代碼 編寫

  上傳時(shí)間： 2014-01-25

  上傳用戶：maizezhen

• 程序代碼編寫規(guī)范免費(fèi)下載

  資源簡(jiǎn)介：程序代碼編寫規(guī)范，希望可以對(duì)您的工作有幫助。（國家標(biāo)準(zhǔn)）

  標(biāo)簽： 程序 代碼 編寫

  上傳時(shí)間： 2013-12-26

  上傳用戶：tzl1975

• 用Verilog 代碼編寫的179階FIR數(shù)字濾波器免費(fèi)下載

  資源簡(jiǎn)介：用Verilog 代碼編寫的179階FIR數(shù)字濾波器，采用分布式算法實(shí)現(xiàn)

  標(biāo)簽： Verilog 179 FIR 代碼

  上傳時(shí)間： 2015-10-03

  上傳用戶：zwei41

• Verilog-HDL編寫規(guī)范-非常全,非常適合初學(xué)者免費(fèi)下載

  資源簡(jiǎn)介：Verilog-HDL編寫規(guī)范-非常全,非常適合初學(xué)者

  標(biāo)簽： Verilog-HDL 編寫 初學(xué)者

  上傳時(shí)間： 2013-12-22

  上傳用戶：aappkkee

• 帶5000條數(shù)據(jù)的數(shù)據(jù)庫實(shí)列! 支持多參數(shù)! 支持?jǐn)?shù)字(前十頁后十頁)和文字導(dǎo)航切換! 代碼編寫規(guī)范!免費(fèi)下載

  資源簡(jiǎn)介：帶5000條數(shù)據(jù)的數(shù)據(jù)庫實(shí)列! 支持多參數(shù)! 支持?jǐn)?shù)字(前十頁\后十頁)和文字導(dǎo)航切換! 代碼編寫規(guī)范!

  標(biāo)簽： 5000 頁 數(shù)據(jù) 多參數(shù)

  上傳時(shí)間： 2016-03-06

  上傳用戶：wsf950131

• WAP2.0 代碼編寫規(guī)范技術(shù)部文檔免費(fèi)下載

  資源簡(jiǎn)介：WAP2.0 代碼編寫規(guī)范技術(shù)部文檔

  標(biāo)簽： WAP 2.0 代碼 編寫

  上傳時(shí)間： 2014-01-18

  上傳用戶：daoxiang126

• C代碼編寫規(guī)范免費(fèi)下載

  資源簡(jiǎn)介：C代碼編寫規(guī)范，教你書寫規(guī)范的C程序，非常不錯(cuò)。

  標(biāo)簽： C代碼 編寫

  上傳時(shí)間： 2013-12-26

  上傳用戶：zjf3110

• java代碼編寫規(guī)范免費(fèi)下載

  資源簡(jiǎn)介：java代碼編寫規(guī)范，了解java編寫規(guī)則，有助于提高代碼的可讀性

  標(biāo)簽： java 代碼 編寫

  上傳時(shí)間： 2017-04-14

  上傳用戶：cylnpy

• 代碼編寫規(guī)范免費(fèi)下載

  資源簡(jiǎn)介：代碼編寫規(guī)范，覺得需要的就下載看看吧，至少我覺得有用

  標(biāo)簽： 代碼編寫規(guī)范

  上傳時(shí)間： 2016-06-22

  上傳用戶：cpuel

• 鍵盤鼠標(biāo)的原代碼,用FPGA實(shí)現(xiàn),使用Verilog HDL編寫,已經(jīng)使用FPGA驗(yàn)正過了,完全可以用免費(fèi)下載

  資源簡(jiǎn)介：鍵盤鼠標(biāo)的原代碼,用FPGA實(shí)現(xiàn),使用Verilog HDL編寫,已經(jīng)使用FPGA驗(yàn)正過了,完全可以用

  標(biāo)簽： FPGA Verilog HDL 鍵盤

  上傳時(shí)間： 2013-12-12

  上傳用戶：athjac

• 本源代碼為用Canny算子提取邊緣,是針對(duì)圖象處理的.代碼采用VC++編寫,編寫規(guī)范.免費(fèi)下載

  資源簡(jiǎn)介：本源代碼為用Canny算子提取邊緣,是針對(duì)圖象處理的.代碼采用VC++編寫,編寫規(guī)范.

  標(biāo)簽： Canny 編寫 VC 源代碼

  上傳時(shí)間： 2014-11-27

  上傳用戶：頂?shù)弥?/p>

• 北大青鳥教學(xué)管理系統(tǒng)是學(xué)習(xí)規(guī)范編程范本.功能非常完備,代碼編寫有章法,不可多得免費(fèi)下載

  資源簡(jiǎn)介：北大青鳥教學(xué)管理系統(tǒng)是學(xué)習(xí)規(guī)范編程范本.功能非常完備,代碼編寫有章法,不可多得

  標(biāo)簽： 北大青鳥 代碼 管理系統(tǒng) 編程

  上傳時(shí)間： 2015-10-15

  上傳用戶：zukfu

• RTL代碼的編寫規(guī)范的黃金教程,內(nèi)容非常齊全,從編寫規(guī)范,測(cè)試規(guī)范都有詳細(xì)說明.Winbond Electronics Corp.出版免費(fèi)下載

  資源簡(jiǎn)介：RTL代碼的編寫規(guī)范的黃金教程,內(nèi)容非常齊全,從編寫規(guī)范,測(cè)試規(guī)范都有詳細(xì)說明.Winbond Electronics Corp.出版

  標(biāo)簽： Electronics Winbond Corp RTL

  上傳時(shí)間： 2015-11-05

  上傳用戶：zhyiroy

• Verilog語言編寫的FPGA代碼。功能為pc機(jī)通過epp不斷寫數(shù)到sram中免費(fèi)下載

  資源簡(jiǎn)介：Verilog語言編寫的FPGA代碼。功能為pc機(jī)通過epp不斷寫數(shù)到sram中，然后pc發(fā)送中斷信號(hào)打斷寫過程讀取sram中的數(shù)據(jù)。rar包中包含epp協(xié)議，模塊文件和測(cè)試文件（test）。

  標(biāo)簽： Verilog FPGA sram epp

  上傳時(shí)間： 2013-12-17

  上傳用戶：1966640071

• 編寫Verilog代碼 利用實(shí)驗(yàn)箱上的A/D芯片完成模數(shù)轉(zhuǎn)換。輸入電壓由實(shí)驗(yàn)箱提供免費(fèi)下載

  資源簡(jiǎn)介：編寫Verilog代碼 利用實(shí)驗(yàn)箱上的A/D芯片完成模數(shù)轉(zhuǎn)換。輸入電壓由實(shí)驗(yàn)箱提供，其幅值在0~5V間變化，由電位器控制。輸出信號(hào)顯示輸入的模擬電壓值，由數(shù)碼管顯示為2位BCD碼的形式。

  標(biāo)簽： Verilog 實(shí)驗(yàn)箱 編寫 代碼

  上傳時(shí)間： 2013-12-16

  上傳用戶：songnanhua

• 是一個(gè)規(guī)范matlab編程的教程。從網(wǎng)站上截取的。讀者可以通過這個(gè)文章規(guī)范自己的代碼編寫免費(fèi)下載

  資源簡(jiǎn)介：是一個(gè)規(guī)范matlab編程的教程。從網(wǎng)站上截取的。讀者可以通過這個(gè)文章規(guī)范自己的代碼編寫

  標(biāo)簽： matlab 編程 教程 代碼

  上傳時(shí)間： 2016-05-14

  上傳用戶：372825274

• 用Verilog HDL代碼編寫的快速除法器免費(fèi)下載

  資源簡(jiǎn)介：用Verilog HDL代碼編寫的快速除法器，比較有用

  標(biāo)簽： Verilog HDL 代碼 編寫

  上傳時(shí)間： 2013-12-21

  上傳用戶：xfbs821

• Verilog語言編寫的多處理器的程序代碼免費(fèi)下載

  資源簡(jiǎn)介：Verilog語言編寫的多處理器的程序代碼，用QII直接打開即可

  標(biāo)簽： Verilog 語言 編寫 多處理器

  上傳時(shí)間： 2013-12-26

  上傳用戶：電子世界

• 一些自己編寫的Verilog代碼免費(fèi)下載

  資源簡(jiǎn)介：一些自己編寫的Verilog代碼，供初學(xué)者學(xué)習(xí)用，覺得還是合適的。

  標(biāo)簽： Verilog 編寫 代碼

  上傳時(shí)間： 2014-01-14

  上傳用戶：kiklkook

• Verilog代碼讀寫SDRAM 不帶仿真免費(fèi)下載

  資源簡(jiǎn)介：Verilog 代碼，讀寫SDRAM 不帶仿真，需要自己編寫測(cè)試文件

  標(biāo)簽： Verilog SDRAM 代碼 讀寫

  上傳時(shí)間： 2013-08-13

  上傳用戶：zh_901

• USB主機(jī)和設(shè)備的Verilog代碼免費(fèi)下載

  資源簡(jiǎn)介：USB主機(jī)和設(shè)備的Verilog代碼，實(shí)現(xiàn)了USB1.1協(xié)議規(guī)范的要求

  標(biāo)簽： Verilog USB 主機(jī) 設(shè)備

  上傳時(shí)間： 2015-04-09

  上傳用戶：標(biāo)點(diǎn)符號(hào)

• Verilog 代碼免費(fèi)下載

  資源簡(jiǎn)介：Verilog 代碼，讀寫SDRAM 不帶仿真，需要自己編寫測(cè)試文件

  標(biāo)簽： Verilog 代碼

  上傳時(shí)間： 2014-01-11

  上傳用戶：l254587896

• Verilog代碼集錦.rar免費(fèi)下載

  資源簡(jiǎn)介：Verilog代碼集錦，有需要的看看，對(duì)初學(xué)者很有價(jià)值的

  標(biāo)簽： Verilog 代碼 集錦

  上傳時(shí)間： 2013-04-24

  上傳用戶：afeiafei309

• Verilog代碼免費(fèi)下載

  資源簡(jiǎn)介：幾個(gè)較基礎(chǔ)和實(shí)用的Verilog代碼，適于初學(xué)者使用

  標(biāo)簽： Verilog 代碼

  上傳時(shí)間： 2013-04-24

  上傳用戶：Amygdala

• FPGA開發(fā)板上寫的Verilog代碼 功能是從電腦端發(fā)送一個(gè)字節(jié)免費(fèi)下載

  資源簡(jiǎn)介：FPGA開發(fā)板上寫的Verilog代碼：\r\n功能是從電腦端發(fā)送一個(gè)字節(jié)，然后把它接收回來。\r\n

  標(biāo)簽： Verilog FPGA 開發(fā)板 代碼

  上傳時(shí)間： 2013-08-15

  上傳用戶：copu

• 用Verilog語言編寫的FPGA控制PWM的程序免費(fèi)下載

  資源簡(jiǎn)介：用Verilog語言編寫的FPGA控制PWM的程序.利用碼盤脈沖進(jìn)行調(diào)速,進(jìn)行過簡(jiǎn)單試驗(yàn),可用.沒有經(jīng)過長期驗(yàn)證.做簡(jiǎn)單修改即可應(yīng)用!

  標(biāo)簽： Verilog FPGA PWM 語言

  上傳時(shí)間： 2013-08-16

  上傳用戶：梧桐

• Verilog HDL 編寫的PWM免費(fèi)下載

  資源簡(jiǎn)介：Verilog HDL 編寫的PWM，是初學(xué)CPLD者入門Z資源，epm7128stc100-10

  標(biāo)簽： Verilog HDL PWM 編寫

  上傳時(shí)間： 2013-08-30

  上傳用戶：aa54

• pc104接口的Verilog代碼免費(fèi)下載

  資源簡(jiǎn)介：pc104接口的Verilog代碼，僅供參考

  標(biāo)簽： Verilog 104 pc 接口

  上傳時(shí)間： 2013-09-03

  上傳用戶：chukeey

• FIFO的Verilog代碼免費(fèi)下載

  資源簡(jiǎn)介：FIFO的Verilog代碼

  標(biāo)簽： Verilog FIFO 代碼

  上傳時(shí)間： 2013-11-22

  上傳用戶：不懂夜的黑