Verilog在maxpuls2下開發的電梯控制器的文檔（包括代碼），其中說明十分詳盡
標簽： maxpuls2 Verilog 電梯控制器 文檔
上傳時間： 2015-05-26
上傳用戶：ouyangtongze
這是一個rs譯碼器的verilog程序運行于quatus
標簽： verilog quatus 譯碼器 程序
上傳時間： 2015-05-31
上傳用戶：mikesering
這個是用VERILOG做的一個8位功能很弱的CPU
標簽： VERILOG CPU 8位
上傳時間： 2014-11-23
上傳用戶：wangchong
UART verilog hdl 實現
標簽： verilog UART hdl
上傳時間： 2014-01-11
上傳用戶：PresidentHuang
由玉面白狐修改的即時聊天，加入站長廣播，線上人數、防止穿牆及踢人，及加上發言時間及日期，可知是何時的發言，以及防止別人惡意洗畫面，修正一些之前的錯誤，及小小重排了一下版面，再加java提示語法，滑鼠移至輸入項即提示消失
標簽： 修改
上傳時間： 2015-06-02
上傳用戶：wlcaption
FIR濾波器的verilog實現，實現6級流水線的程序設計。
標簽： verilog FIR 濾波器
上傳用戶：sjyy1001
verilog shi 實現的加法器（8位）適用于初學asic
標簽： verilog asic shi 8位
上傳用戶：一諾88
Verilog 語言綜合實踐入門, 適合初學者 很好的
標簽： Verilog 語言 實踐 初學者
上傳時間： 2014-01-14
上傳用戶：從此走出陰霾
verilog 編程 有測試文檔 基于查表結構實現 離散余弦變換dct 來源：opencores
標簽： opencores verilog dct 編程
上傳時間： 2013-12-09
上傳用戶：aig85
用verilog 描述的嫡編碼(entropy coding) 應用于圖像壓縮編碼 有測試文檔
標簽： verilog entropy coding 編碼
上傳時間： 2015-06-03
上傳用戶：電子世界
蟲蟲下載站版權所有 京ICP備2021023401號-1
