是關(guān)于dct的Verilog HDL源代碼和測(cè)試程序
標(biāo)簽: Verilog dct HDL 源代碼
上傳時(shí)間: 2014-06-15
上傳用戶:四只眼
鍵盤(pán)鼠標(biāo)的原代碼,用FPGA實(shí)現(xiàn),使用Verilog HDL編寫(xiě),已經(jīng)使用FPGA驗(yàn)正過(guò)了,完全可以用
標(biāo)簽: FPGA Verilog HDL 鍵盤(pán)
上傳時(shí)間: 2013-12-12
上傳用戶:athjac
在顯示器上顯示漢字,在FPGA上實(shí)現(xiàn),使用Verilog HDL 設(shè)計(jì),完全可是直接使用
標(biāo)簽: Verilog FPGA HDL 顯示器
上傳時(shí)間: 2014-09-04
上傳用戶:zm7516678
使用FPGA控制蜂鳴器的程序,用Verilog HDL設(shè)計(jì),可以是蜂鳴器發(fā)出各種不同的聲音
標(biāo)簽: Verilog FPGA HDL 蜂鳴器
上傳時(shí)間: 2013-12-21
上傳用戶:wendy15
正式出版物《Verilog HDL 硬件描述語(yǔ)言》一書(shū)的精美 PDF 電子版。
標(biāo)簽: Verilog HDL 正
上傳時(shí)間: 2015-06-16
上傳用戶:xymbian
verilog HDL硬件描述語(yǔ)言電子書(shū)
標(biāo)簽: verilog HDL 硬件描述語(yǔ)言 電子書(shū)
上傳時(shí)間: 2015-06-18
上傳用戶:ljt101007
用Verilog HDL 語(yǔ)言寫(xiě)的在LCD液晶上顯示文字的源程序
標(biāo)簽: Verilog HDL LCD 語(yǔ)言
上傳時(shí)間: 2014-01-26
上傳用戶:a3318966
FPGA/CPLD應(yīng)用,uart的Verilog HDL原碼
標(biāo)簽: Verilog FPGA CPLD uart
上傳時(shí)間: 2013-12-28
上傳用戶:lizhizheng88
This Verilog HDL description implements a UART.
標(biāo)簽: description implements Verilog This
上傳時(shí)間: 2013-12-17
上傳用戶:wff
Verilog HDL編寫(xiě)的CPU模型,很經(jīng)典,比較通用
標(biāo)簽: Verilog HDL CPU 編寫(xiě)
上傳時(shí)間: 2013-12-24
上傳用戶:龍飛艇
蟲(chóng)蟲(chóng)下載站版權(quán)所有 京ICP備2021023401號(hào)-1