采用Verilog HDL語言編寫的多功能數(shù)字鐘，包括四個功能：時間顯示與設(shè)置、秒表、鬧鐘、日期顯示與設(shè)置，源代碼對FPGA和CPLD學(xué)習(xí)者價值很高，
標簽： Verilog HDL 語言 編寫
上傳時間： 2016-03-21
上傳用戶：270189020
采用Verilog HDL語言編寫的實用電梯控制器，這是一個在實驗室里模擬的項目，分為主控制器與分控制器，主控制器完成運行方向、顯示樓層、關(guān)開電梯門、與分控制器通訊等功能；分控制器是在每一層的設(shè)備，實現(xiàn)顯示電梯當(dāng)前所在樓層、接收乘客上升下降要求等功能。此代碼對控制類相關(guān)的學(xué)習(xí)者價值很高，
上傳時間： 2014-01-23
上傳用戶：日光微瀾
采用Verilog HDL語言編寫的步進電機位置系統(tǒng)，實現(xiàn)步進電機的定速、加速、減速、定位，且速率和加減速度都能做到連續(xù)可調(diào)的程序，對控制類相關(guān)的學(xué)習(xí)者價值很高
上傳用戶：aix008
采用Verilog HDL語言編寫的直流電動機控制系統(tǒng)，主要完成直流電動機的速度控制，典型的三閉環(huán)(位置、轉(zhuǎn)速和電流反饋)直流電機控制系統(tǒng)，對控制類相關(guān)的學(xué)習(xí)者價值很高
上傳時間： 2014-01-19
上傳用戶：weiwolkt
Verilog HDL語言的PPT教程。包括簡介、邏輯概念、語法和示例。
標簽： Verilog HDL 語言
上傳時間： 2013-12-08
上傳用戶：liglechongchong
設(shè)計CPU方法及流程！Verilog HDL
標簽： VERILOG CPU hdl 流程
上傳時間： 2016-03-30
上傳用戶：2404
eeprom的Verilog HDL源代碼，含eeprom的讀寫！Quartus II5.0平臺測試通過！
標簽： Verilog eeprom HDL 源代碼
上傳時間： 2013-12-19
上傳用戶：BOBOniu
4 digital LED dynamic display的Verilog HDL源代碼，它能動態(tài)的顯示4位數(shù)，為FPGA 的DEBUG 提供便利，非常經(jīng)典，簡單易懂，并且經(jīng)過了Modelsim/ISE/FPGA(XC3S250ETQ144)驗證和實現(xiàn)，好的行為模型就應(yīng)該大家分享。
標簽： digital Verilog dynamic display
上傳時間： 2016-04-12
上傳用戶：壞天使kk
VerilogHDL硬件描述語言(簡單的Verilog HDL語法
標簽： VerilogHDL Verilog HDL 硬件描述語言
上傳用戶：xuan‘nian
關(guān)于雙口RAM的Verilog HDL源碼
標簽： Verilog RAM HDL 雙口
上傳時間： 2016-04-17
上傳用戶：爺?shù)臍赓|(zhì)
蟲蟲下載站版權(quán)所有 京ICP備2021023401號-1
