日韩精品卡一,久久99国产精品,亚洲乱码精品

Verilog hdl

數字時鐘顯示模塊,用Verilog hdl 實現

數字時鐘顯示模塊,用Verilog hdl 實現

標簽： VERILOG HDL 數字時鐘顯示模塊

上傳時間： 2016-03-03

上傳用戶：yiwen213
基于Verilog hdl設計的多功能數字鐘

基于Verilog hdl設計的多功能數字鐘，有興趣的

標簽： Verilog HDL 多功能數字

上傳時間： 2013-11-26

上傳用戶：宋桃子
UART轉I2C的Verilog hdl代碼

UART轉I2C的Verilog hdl代碼，由北京郵電大學《VerilogHDL設計與EDA技術基礎》教師編寫

標簽： Verilog UART I2C HDL

上傳時間： 2014-08-03

上傳用戶：zhuoying119
24C01A的Verilog hdl仿真代碼

24C01A的Verilog hdl仿真代碼，用于I2C接口模塊的測試，由北京郵電大學《VerilogHDL設計與EDA技術基礎》教師編寫

標簽： Verilog 24C01A HDL 仿真

上傳時間： 2016-03-03

上傳用戶：jkhjkh1982
一個介紹Verilog hdl的ppt文檔

一個介紹Verilog hdl的ppt文檔，包括全部的22章。

標簽： verilog HDL 文檔

上傳時間： 2016-03-05

上傳用戶：天涯
Verilog hdl寫的利用fpga控制ad7865進行多路ad數據采集的程序源代碼。

Verilog hdl寫的利用fpga控制ad7865進行多路ad數據采集的程序源代碼。

標簽： verilog fpga 7865 hdl

上傳時間： 2016-03-09

上傳用戶：希醬大魔王
《設計與驗證Verilog hdl》光盤內容

《設計與驗證Verilog hdl》光盤內容

標簽： Verilog HDL 光盤

上傳時間： 2013-12-02

上傳用戶：z754970244
針對多DSP 共享總線的通用信號處理板卡, 介紹了基于PCI9054 和CPCI 總線的接口設計, 分析了通用WDM總線驅動程序的開發。采用Verilog hdl 用CPLD 設計控制時序實現了DS

針對多DSP 共享總線的通用信號處理板卡, 介紹了基于PCI9054 和CPCI 總線的接口設計, 分析了通用WDM總線驅動程序的開發。采用Verilog hdl 用CPLD 設計控制時序實現了DSP 和 CPCI 總線橋接器PCI9054 之間的普通傳輸和高速DMA 傳輸。驅動程序采用DriverWorks 和Windows 驅動開發包DDK 進行開發, 具有很好的通用性和可移植性。

標簽： Verilog 9054 CPCI CPLD

上傳時間： 2013-12-24

上傳用戶：tedo811
同步FIFO( Verilog hdl )

同步FIFO( Verilog hdl )

標簽： Verilog FIFO HDL

上傳時間： 2013-12-20

上傳用戶：源碼3
硬件描述語言Verilog hdl語法講解

硬件描述語言Verilog hdl語法講解，附實例，該教程通俗易懂。

標簽： verilog HDL 硬件描述語言

上傳時間： 2014-12-08

上傳用戶：yt1993410

亚洲欧美第一页_禁久久精品乱码_粉嫩av一区二区三区免费野_久草精品视频

Verilog hdl

數字時鐘顯示模塊,用Verilog hdl 實現

基于Verilog hdl設計的多功能數字鐘

UART轉I2C的Verilog hdl代碼

24C01A的Verilog hdl仿真代碼

一個介紹Verilog hdl的ppt文檔

Verilog hdl寫的利用fpga控制ad7865進行多路ad數據采集的程序源代碼。

《設計與驗證Verilog hdl》光盤內容

針對多DSP 共享總線的通用信號處理板卡, 介紹了基于PCI9054 和CPCI 總線的接口設計, 分析了通用WDM總線驅動程序的開發。采用Verilog hdl 用CPLD 設計控制時序實現了DS

同步FIFO( Verilog hdl )

硬件描述語言Verilog hdl語法講解