本原碼是基于Verilog HDL語言的FPGA原程序，主要用于測頻率，特點(diǎn)主要是可以更快地測頻。實(shí)時(shí)性更高。
標(biāo)簽： Verilog FPGA HDL 語言
上傳時(shí)間： 2013-09-01
上傳用戶：1417818867
采用Verilog語言,實(shí)現(xiàn)了FPGA控制視頻芯片的數(shù)據(jù)采集,并將數(shù)據(jù)按幀存儲(chǔ)起來
標(biāo)簽： Verilog FPGA 語言 控制
上傳用戶：喵米米米
摘要本文介紹了一種用CPLD設(shè)計(jì)GPS數(shù)字通道相關(guān)器中C／A碼產(chǎn)生囂的方法，詳細(xì)分析了設(shè)計(jì)原理并給出了相應(yīng)的仿真結(jié)果．這種設(shè)計(jì)方法已在我們研制的GPS，GLONASS兼容機(jī)中得到實(shí)際應(yīng)用。
標(biāo)簽： CPLD GPS 數(shù)字
上傳用戶：wangdean1101
pc104接口的verilog代碼，僅供參考
標(biāo)簽： verilog 104 pc 接口
上傳時(shí)間： 2013-09-03
上傳用戶：chukeey
結(jié)合XILINXCPLD所做的模擬RS232通信verilog源程序
標(biāo)簽： XILINXCPLD verilog 232 RS
上傳用戶：gps6888
Building a RISC System in an FPGA
標(biāo)簽： Building System RISC FPGA
上傳時(shí)間： 2013-09-04
上傳用戶：朗朗乾坤
這是一段控制1394芯片的cpld的verilog程序,可以參考,在實(shí)際項(xiàng)目中已經(jīng)采用.
標(biāo)簽： verilog 1394 cpld 控制
上傳用戶：pkkkkp
i2c code for the verilog
標(biāo)簽： verilog code i2c for
上傳用戶：DXM35
Cadence guide for verilog
標(biāo)簽： Cadence verilog guide for
上傳用戶：123454
以verilog HDL 語言編寫的一首歌曲，可供初學(xué)者借鑒
標(biāo)簽： verilog HDL 語言 編寫
上傳時(shí)間： 2013-09-05
上傳用戶：wyiman
蟲蟲下載站版權(quán)所有 京ICP備2021023401號(hào)-1
