中文字幕一区二区三区视频,国产韩国精品一区二区三区,91久久精品日日躁夜夜躁国产

Verilog

VerilogHDL是一種硬件描述語(yǔ)言，以文本形式來(lái)描述數(shù)字系統(tǒng)硬件的結(jié)構(gòu)和行為的語(yǔ)言，用它可以表示邏輯電路圖、邏輯表達(dá)式，還可以表示數(shù)字邏輯系統(tǒng)所完成的邏輯功能。VerilogHDL和VHDL是世界上最流行的兩種硬件描述語(yǔ)言，都是在20世紀(jì)80年代中期開發(fā)出來(lái)的。前者由GatewayDesignAutomation公司（該公司于1989年被Cadence公司收購(gòu)）開發(fā)。兩種HDL均為IEEE標(biāo)準(zhǔn)。[1]

一個(gè)關(guān)于聲音處理的Verilog語(yǔ)言編寫的解碼芯片

一個(gè)關(guān)于聲音處理的Verilog語(yǔ)言編寫的解碼芯片，可以用于FPGA處理芯片的IP核，歡迎大家來(lái)用。

標(biāo)簽： Verilog 音處理語(yǔ)言編寫

上傳時(shí)間： 2015-06-22

上傳用戶：jcljkh
一個(gè)用Verilog編寫的編幀、解幀及碼速匹配的程序

一個(gè)用Verilog編寫的編幀、解幀及碼速匹配的程序，相當(dāng)經(jīng)典

標(biāo)簽： Verilog 幀編寫程序

上傳時(shí)間： 2015-06-22

上傳用戶：66666
一個(gè)模擬視頻輸入轉(zhuǎn)VGA視頻輸出的Verilog程序

一個(gè)模擬視頻輸入轉(zhuǎn)VGA視頻輸出的Verilog程序，視頻解碼芯片采用ADV7181B，VGA DAC采用ADV7123，強(qiáng)力推薦

標(biāo)簽： Verilog VGA 模擬視頻輸入

上傳時(shí)間： 2014-06-01

上傳用戶：wanqunsheng
用Verilog HDL 語(yǔ)言寫的在LCD液晶上顯示文字的源程序

用Verilog HDL 語(yǔ)言寫的在LCD液晶上顯示文字的源程序

標(biāo)簽： Verilog HDL LCD 語(yǔ)言

上傳時(shí)間： 2014-01-26

上傳用戶：a3318966
經(jīng)典的Verilog語(yǔ)言學(xué)習(xí)課件,介紹了語(yǔ)言的基礎(chǔ)知識(shí),和實(shí)際中該語(yǔ)言的應(yīng)用包括DSP 設(shè)計(jì)中的各個(gè)方面.

經(jīng)典的Verilog語(yǔ)言學(xué)習(xí)課件,介紹了語(yǔ)言的基礎(chǔ)知識(shí),和實(shí)際中該語(yǔ)言的應(yīng)用包括DSP 設(shè)計(jì)中的各個(gè)方面.

標(biāo)簽： Verilog 語(yǔ)言 DSP 基礎(chǔ)知識(shí)

上傳時(shí)間： 2014-01-24

上傳用戶：wqxstar
FPGA/CPLD應(yīng)用,uart的Verilog HDL原碼

FPGA/CPLD應(yīng)用,uart的Verilog HDL原碼

標(biāo)簽： Verilog FPGA CPLD uart

上傳時(shí)間： 2013-12-28

上傳用戶：lizhizheng88
用Verilog寫的cpld的各種分頻程序

用Verilog寫的cpld的各種分頻程序，希望大家指正，謝謝！

標(biāo)簽： Verilog cpld 分頻程序

上傳時(shí)間： 2015-06-23

上傳用戶：nanxia
This Verilog HDL description implements a UART.

This Verilog HDL description implements a UART.

標(biāo)簽： description implements Verilog This

上傳時(shí)間： 2013-12-17

上傳用戶：wff
一個(gè)可綜合的串并轉(zhuǎn)換接口Verilog源代碼

一個(gè)可綜合的串并轉(zhuǎn)換接口Verilog源代碼

標(biāo)簽： Verilog 串并轉(zhuǎn)換接口源代碼

上傳時(shí)間： 2014-01-07

上傳用戶：txfyddz
CORDIC算法的硬件實(shí)現(xiàn) 用的Verilog語(yǔ)言

CORDIC算法的硬件實(shí)現(xiàn) 用的Verilog語(yǔ)言

標(biāo)簽： Verilog CORDIC 算法硬件實(shí)現(xiàn)

上傳時(shí)間： 2015-06-24

上傳用戶：wcl168881111111

主站蜘蛛池模板：双牌县| 合江县| 舒兰市| 怀宁县| 融水| 南岸区| 福州市| 科尔| 鸡泽县| 秭归县| 罗田县| 保定市| 静乐县| 长乐市| 秀山| 石景山区| 读书| 富裕县| 城步| 虎林市| 安溪县| 集安市| 翁牛特旗| 嵩明县| 河北省| 天水市| 大庆市| 吉木萨尔县| 阳新县| 南丰县| 高密市| 哈尔滨市| 独山县| 龙泉市| 岚皋县| 南和县| 宁德市| 夏津县| 通城县| 从化市| 新野县|

亚洲欧美第一页_禁久久精品乱码_粉嫩av一区二区三区免费野_久草精品视频

Verilog

一個(gè)關(guān)于聲音處理的Verilog語(yǔ)言編寫的解碼芯片

一個(gè)用Verilog編寫的編幀、解幀及碼速匹配的程序

一個(gè)模擬視頻輸入轉(zhuǎn)VGA視頻輸出的Verilog程序

用Verilog HDL 語(yǔ)言寫的在LCD液晶上顯示文字的源程序

經(jīng)典的Verilog語(yǔ)言學(xué)習(xí)課件,介紹了語(yǔ)言的基礎(chǔ)知識(shí),和實(shí)際中該語(yǔ)言的應(yīng)用包括DSP 設(shè)計(jì)中的各個(gè)方面.

FPGA/CPLD應(yīng)用,uart的Verilog HDL原碼

用Verilog寫的cpld的各種分頻程序

This Verilog HDL description implements a UART.

一個(gè)可綜合的串并轉(zhuǎn)換接口Verilog源代碼

CORDIC算法的硬件實(shí)現(xiàn) 用的Verilog語(yǔ)言