基于Verilog HDL的16位超前進(jìn)位加法器 分為3個(gè)功能子模塊
標(biāo)簽： Verilog HDL 進(jìn)位 加法器
上傳時(shí)間： 2014-01-07
上傳用戶：yyyyyyyyyy
verilog HDl 交通燈的實(shí)現(xiàn),而且這是有別于一般的vhdl語言
標(biāo)簽： verilog vhdl HDl 交通燈
上傳時(shí)間： 2013-12-24
上傳用戶：yuzsu
This simple example allows you to get familiar with Active-HDL s Memory Viewer.
標(biāo)簽： Active-HDL familiar example Memory
上傳時(shí)間： 2013-12-18
上傳用戶：q123321
利用verilog hdl編寫的浮點(diǎn)加法器運(yùn)算單元，單精度。
標(biāo)簽： verilog hdl 編寫 浮點(diǎn)
上傳時(shí)間： 2013-11-29
上傳用戶：王慶才
用verilog hdl 硬件描述語言寫的一個(gè)范例程序，led的，擴(kuò)展性極強(qiáng)，歡迎大家下載使用。
標(biāo)簽： verilog hdl 硬件描述語言 范例
上傳時(shí)間： 2013-12-20
上傳用戶：cc1915
d flip flop t flip flop counter mux using active hdl can be run using 3.2 version and creating new design
標(biāo)簽： using flip flop creating
上傳時(shí)間： 2013-12-16
上傳用戶：3到15
VERILOG HDL 華為公司的入門教程 內(nèi)部資料，很有啟發(fā)
標(biāo)簽： VERILOG HDL 華為公司 入門教程
上傳時(shí)間： 2017-06-21
上傳用戶：水口鴻勝電器
Verilog-HDL程序設(shè)計(jì)實(shí)用教程收集，內(nèi)容豐富，設(shè)計(jì)技巧多樣。
標(biāo)簽： Verilog-HDL 程序設(shè)計(jì) 實(shí)用教程
上傳時(shí)間： 2017-06-22
上傳用戶：yy541071797
verilog HDL顯示模塊verilog HDL顯示模塊verilog HDL顯示模塊
標(biāo)簽： verilog HDL 顯示模塊
上傳時(shí)間： 2014-09-04
上傳用戶：myworkpost
verilog HDLverilog HDLverilog HDLverilog HDLverilog HDLverilog HDL
標(biāo)簽： HDLverilog verilog HDL
上傳時(shí)間： 2014-01-04
上傳用戶：sk5201314
蟲蟲下載站版權(quán)所有 京ICP備2021023401號(hào)-1
