uart using verilog hdl
標簽: verilog using uart hdl
上傳時間: 2017-07-21
上傳用戶:haoxiyizhong
verilog HDL 代碼綜合風格,非常適合初學者
標簽: verilog HDL 代碼
上傳時間: 2013-12-03
上傳用戶:xaijhqx
次代碼利用verilog HDL來描述的,可以實現2倍頻功能,只是頻率有一點誤差。
上傳時間: 2014-01-11
上傳用戶:維子哥哥
本文介紹了樂曲演奏電路的設計與實現中涉及的CPLD/FPGA可編程邏輯控件,開發環境MAX+PLUSⅡ,硬件描述語言HDL以及介紹了在MAX+PLUSⅡ的EDA 軟件平臺上, 一種基于FPGA 的樂曲發生器的設計方法, 并給出了設計的頂層電路圖和底層模塊的VHDL(或AHDL)源程序。該設計的正確性已通過硬件實驗得到驗證。
標簽: FPGA PLUS MAX CPLD
上傳時間: 2014-02-01
上傳用戶:wff
雙向RAM控制程序,使用VRILOG HDL 編寫,簡單實用
標簽: VRILOG RAM HDL 控制
上傳時間: 2014-01-09
上傳用戶:lmeeworm
用verilog HDL實現狀態機的設計
標簽: verilog HDL 狀態
上傳時間: 2014-01-22
上傳用戶:netwolf
中文版Verilog HDL簡明教程,很簡潔,結合實例,很容易理解,適合初學者。
標簽: Verilog HDL 簡明教程
上傳時間: 2014-01-25
上傳用戶:colinal
DDR SDRAM的veilog hdl程序,經過驗證 效果不錯
標簽: veilog SDRAM DDR hdl
上傳時間: 2017-08-11
上傳用戶:tonyshao
是摩托羅拉關于Verilog HDL的開發規范,相信對于學習Verilog程序設計的人會有很大的幫助
標簽: Verilog HDL 摩托羅拉
上傳時間: 2017-08-14
上傳用戶:pkkkkp
本書介紹了大量verilog HDL程序設計的實例,對于verilog語言學習者和從事相關工作的工程師來說,都有一定的學習和參考價值。
標簽: verilog HDL 程序設計
上傳時間: 2014-01-17
上傳用戶:czl10052678
蟲蟲下載站版權所有 京ICP備2021023401號-1