針對目前使用的RS232接口數(shù)字化B超鍵盤存在PC主機啟動時不能設(shè)置BIOS，提出一種PS2鍵盤的設(shè)計方法。基于W78E052D單片機，采用8通道串行A/D轉(zhuǎn)換器設(shè)計了8個TGC電位器信息采集電路，電位器位置信息以鍵盤掃描碼序列形式發(fā)送，正交編碼器信號通過XC9536XL轉(zhuǎn)換為單片機可接收的中斷信號，軟件接收到中斷信息后等效處理成按鍵。結(jié)果表明，在滿足開機可設(shè)置BIOS同時，又可實現(xiàn)超聲特有功能，不需要專門設(shè)計驅(qū)動程序，接口簡單，成本低。 Abstract: Aiming at the problem of the digital ultrasonic diagnostic imaging system keyboard with RS232 interface currently used couldn?蒺t set the BIOS when the PC boot， this paper proposed a design method of PS2 keyboards. Based on W78E052D microcontroller，designed eight TGC potentiometers information acquisition circuit with 8-channel serial A/D converter， potentiometer position information sent out with keyboard scan code sequentially.The control circuit based on XC9536 CPLD is used for converting the mechanical actions of the encoders into the signals that can be identified by the MCU， software received interrupt information and equivalently treatmented as key. The results show that the BIOS can be set to meet the boot， ultrasound specific functionality can be achieved at the same time， it does not require specially designed driver，the interface is simple and low cost.
上傳時間： 2013-10-10
上傳用戶：asdfasdfd
摘要：本文詳細敘述了基于FPGA及單片機K實現(xiàn)時碼終端系統(tǒng)的設(shè)計方法，該系統(tǒng)可用于對國際通用時間格式碼IRIG碼（簡稱B碼）的解調(diào)，以及產(chǎn)生各種采樣、同步頻率信號，也可作為其它系統(tǒng)的時基和采樣、同步信號的基準。關(guān)鍵詞：單片機；IRIG-B格式碼；FPGA；解調(diào)；控制；接口
上傳時間： 2013-12-16
上傳用戶：CSUSheep
中文版詳情瀏覽：http://www.elecfans.com/emb/fpga/20130715324029.html Xilinx UltraScale:The Next-Generation Architecture for Your Next-Generation Architecture The Xilinx® UltraScale™ architecture delivers unprecedented levels of integration and capability with ASIC-class system- level performance for the most demanding applications. The UltraScale architecture is the industr y's f irst application of leading-edge ASIC architectural enhancements in an All Programmable architecture that scales from 20 nm planar through 16 nm FinFET technologies and beyond, in addition to scaling from monolithic through 3D ICs. Through analytical co-optimization with the X ilinx V ivado® Design Suite, the UltraScale architecture provides massive routing capacity while intelligently resolving typical bottlenecks in ways never before possible. This design synergy achieves greater than 90% utilization with no performance degradation. Some of the UltraScale architecture breakthroughs include: • Strategic placement (virtually anywhere on the die) of ASIC-like system clocks, reducing clock skew by up to 50% • Latency-producing pipelining is virtually unnecessary in systems with massively parallel bus architecture, increasing system speed and capability • Potential timing-closure problems and interconnect bottlenecks are eliminated, even in systems requiring 90% or more resource utilization • 3D IC integration makes it possible to build larger devices one process generation ahead of the current industr y standard • Greatly increased system performance, including multi-gigabit serial transceivers, I/O, and memor y bandwidth is available within even smaller system power budgets • Greatly enhanced DSP and packet handling The Xilinx UltraScale architecture opens up whole new dimensions for designers of ultra-high-capacity solutions.
標簽： UltraScale Xilinx 架構(gòu)
上傳時間： 2013-11-13
上傳用戶：瓦力瓦力hong
fpga
上傳時間： 2013-12-19
上傳用戶：wangrong
使用功能強大的FPGA來實現(xiàn)一種DDR2 SDRAM存儲器的用戶接口。該用戶接口是基于XILINX公司出產(chǎn)的DDR2 SDRAM的存儲控制器，由于該公司出產(chǎn)的這種存儲控制器具有很高的效率，使用也很廣泛，可知本設(shè)計具有很大的使用前景。本設(shè)計通過采用多路高速率數(shù)據(jù)讀寫操作仿真驗證，可知其完全可以滿足時序要求，由綜合結(jié)果可知其使用邏輯資源很少，運行速率很高，基本可以滿足所有設(shè)計需要。
上傳時間： 2013-11-07
上傳用戶：GavinNeko
首先介紹了采用直接數(shù)字頻率合成（DDS）技術(shù)的正弦信號發(fā)生器的基本原理和采用FPGA實現(xiàn)DDS信號發(fā)生器的基本方法，然后結(jié)合DDS的原理分析了采用DDS方法實現(xiàn)的正弦信號發(fā)生器的優(yōu)缺點，其中重點分析了幅度量化雜散產(chǎn)生的誤差及其原因，最后針對DDS原理上存在的幅度量化雜散，利用FPGA時鐘頻率可調(diào)的特點，重點提出了基于FPGA實現(xiàn)的DDS正弦信號發(fā)生器的兩種改進方法，經(jīng)過MATLAB仿真驗證，改進方法較好的抑制了幅度量化雜散，減小了誤差。
上傳時間： 2013-10-09
上傳用戶：ssj927211
電子發(fā)燒友網(wǎng)核心提示：Altera公司昨日宣布，在業(yè)界率先在28 nm FPGA器件上成功測試了復數(shù)高性能浮點數(shù)字信號處理（DSP）設(shè)計。獨立技術(shù)分析公司Berkeley設(shè)計技術(shù)有限公司（BDTI）驗證了能夠在 Altera Stratix V和Arria V 28 nm FPGA開發(fā)套件上簡單方便的高效實現(xiàn)Altera浮點DSP設(shè)計流程，同時驗證了要求較高的浮點DSP應(yīng)用的性能。本文是BDTI完整的FPGA浮點DSP分析報告。 Altera的浮點DSP設(shè)計流程經(jīng)過規(guī)劃，能夠快速適應(yīng)可參數(shù)賦值接口的設(shè)計更改，其工作環(huán)境包括來自MathWorks的MATLAB和 Simulink，以及Altera的DSP Builder高級模塊庫，支持FPGA設(shè)計人員比傳統(tǒng)HDL設(shè)計更迅速的實現(xiàn)并驗證復數(shù)浮點算法。這一設(shè)計流程非常適合設(shè)計人員在應(yīng)用中采用高性能 DSP，這些應(yīng)用包括，雷達、無線基站、工業(yè)自動化、儀表和醫(yī)療圖像等。
上傳時間： 2014-12-28
上傳用戶：18888888888
FPGA技巧Xilinx
上傳時間： 2013-10-13
上傳用戶：yanqie
100-Gb光傳送網(wǎng)（OTN）復用轉(zhuǎn)發(fā)器 a. 提供連續(xù)數(shù)據(jù)范圍在600 Mbps到14.1 Gbps之間的串行收發(fā)器，通過使用方便的部分重新配置功能支持多標準客戶側(cè)接口； b. 44個獨立發(fā)送時鐘域，提高了時鐘靈活性； c. 收發(fā)器集成電信號散射補償（EDC）功能，可直接驅(qū)動光模塊（SFP+、SFP、QSFP、CFP）； d. 支持下一代光接口的28-Gbps收發(fā)器； e. 替代外部壓控晶體振蕩器（VCXO）的高級fPLL。
上傳時間： 2013-11-19
上傳用戶：zhyiroy
Actel、Altera、Lattice Semiconductor和Xilinx是目前業(yè)界最主要的四大FPGA供應(yīng)商，為了 幫助中國的應(yīng)用開發(fā)工程師更深入地了解FPGA的具體設(shè)計訣竅，我們特別邀請到了Altera系統(tǒng)應(yīng)用 工程部總監(jiān)Greg Steinke、Xilinx綜合方法經(jīng)理Frederic Rivoallon、Xilinx高級技術(shù)市場工程師 Philippe Garrault、Xilinx產(chǎn)品應(yīng)用工程部高級經(jīng)理Chris Stinson、Xilinx IP解決方案工程部總 監(jiān)Mike Frasier、Lattice Semiconductor應(yīng)用工程部總監(jiān)Bertrand Leigh和軟件產(chǎn)品規(guī)劃經(jīng)理Mike Kendrick、Actel公司硅產(chǎn)品市場總監(jiān)Martin Mason和應(yīng)用高級經(jīng)理Jonathan Alexander為大家傳經(jīng) 授道。 他們將就一系列大家非常關(guān)心的關(guān)鍵設(shè)計問題發(fā)表他們的獨到見解，包括：什么是目前FPGA應(yīng)用工 程師面對的最主要設(shè)計問題？如何解決？當開始一個新的FPGA設(shè)計時，你們會推薦客戶采用什么樣 的流程？對于I/O信號分布的處理，你們有什么建議可以提供 給客戶？如果你的客戶準備移植到另外一個FPGA、ASIC和結(jié)構(gòu)化ASIC之間進行抉擇？(下)">結(jié)構(gòu)化 ASIC或ASIC，你會建議你的客戶如何做？
上傳時間： 2013-11-09
上傳用戶：xinshou123456
蟲蟲下載站版權(quán)所有 京ICP備2021023401號-1
