亚洲欧美第一页_禁久久精品乱码_粉嫩av一区二区三区免费野_久草精品视频

蟲蟲首頁| 資源下載| 資源專輯| 精品軟件
登錄| 注冊

Xilinx-FPGA-Matlab-Simulate

  • 基于FPGA的DDR2 SDRAM存儲器用戶接口設(shè)計(jì)

    使用功能強(qiáng)大的FPGA來實(shí)現(xiàn)一種DDR2 SDRAM存儲器的用戶接口。該用戶接口是基于XILINX公司出產(chǎn)的DDR2 SDRAM的存儲控制器,由于該公司出產(chǎn)的這種存儲控制器具有很高的效率,使用也很廣泛,可知本設(shè)計(jì)具有很大的使用前景。本設(shè)計(jì)通過采用多路高速率數(shù)據(jù)讀寫操作仿真驗(yàn)證,可知其完全可以滿足時(shí)序要求,由綜合結(jié)果可知其使用邏輯資源很少,運(yùn)行速率很高,基本可以滿足所有設(shè)計(jì)需要。

    標(biāo)簽: SDRAM FPGA DDR2 存儲器

    上傳時(shí)間: 2013-11-07

    上傳用戶:GavinNeko

  • 基于FPGA的DDS雜散分析及抑制方法

    首先介紹了采用直接數(shù)字頻率合成(DDS)技術(shù)的正弦信號發(fā)生器的基本原理和采用FPGA實(shí)現(xiàn)DDS信號發(fā)生器的基本方法,然后結(jié)合DDS的原理分析了采用DDS方法實(shí)現(xiàn)的正弦信號發(fā)生器的優(yōu)缺點(diǎn),其中重點(diǎn)分析了幅度量化雜散產(chǎn)生的誤差及其原因,最后針對DDS原理上存在的幅度量化雜散,利用FPGA時(shí)鐘頻率可調(diào)的特點(diǎn),重點(diǎn)提出了基于FPGA實(shí)現(xiàn)的DDS正弦信號發(fā)生器的兩種改進(jìn)方法,經(jīng)過MATLAB仿真驗(yàn)證,改進(jìn)方法較好的抑制了幅度量化雜散,減小了誤差。

    標(biāo)簽: FPGA DDS 雜散分析

    上傳時(shí)間: 2013-10-09

    上傳用戶:ssj927211

  • 對Altera 28nm FPGA浮點(diǎn)DSP設(shè)計(jì)流程和性能的獨(dú)立分析

      電子發(fā)燒友網(wǎng)核心提示:Altera公司昨日宣布,在業(yè)界率先在28 nm FPGA器件上成功測試了復(fù)數(shù)高性能浮點(diǎn)數(shù)字信號處理(DSP)設(shè)計(jì)。獨(dú)立技術(shù)分析公司Berkeley設(shè)計(jì)技術(shù)有限公司(BDTI)驗(yàn)證了能夠在 Altera Stratix V和Arria V 28 nm FPGA開發(fā)套件上簡單方便的高效實(shí)現(xiàn)Altera浮點(diǎn)DSP設(shè)計(jì)流程,同時(shí)驗(yàn)證了要求較高的浮點(diǎn)DSP應(yīng)用的性能。本文是BDTI完整的FPGA浮點(diǎn)DSP分析報(bào)告。    Altera的浮點(diǎn)DSP設(shè)計(jì)流程經(jīng)過規(guī)劃,能夠快速適應(yīng)可參數(shù)賦值接口的設(shè)計(jì)更改,其工作環(huán)境包括來自MathWorks的MATLAB和 Simulink,以及Altera的DSP Builder高級模塊庫,支持FPGA設(shè)計(jì)人員比傳統(tǒng)HDL設(shè)計(jì)更迅速的實(shí)現(xiàn)并驗(yàn)證復(fù)數(shù)浮點(diǎn)算法。這一設(shè)計(jì)流程非常適合設(shè)計(jì)人員在應(yīng)用中采用高性能 DSP,這些應(yīng)用包括,雷達(dá)、無線基站、工業(yè)自動(dòng)化、儀表和醫(yī)療圖像等。

    標(biāo)簽: Altera FPGA DSP 28

    上傳時(shí)間: 2014-12-28

    上傳用戶:18888888888

  • FPGA技巧教材

    FPGA技巧Xilinx

    標(biāo)簽: FPGA 教材

    上傳時(shí)間: 2013-10-13

    上傳用戶:yanqie

  • Cyclone V FPGA:采用低功耗28nm FPGA減少總系統(tǒng)成本

            本文主要介紹Cyclone V FPGA的一個(gè)很明顯的特性,也可以說是一個(gè)很大的優(yōu)勢,即:采用低功耗28nm FPGA減少總系統(tǒng)成本

    標(biāo)簽: FPGA Cyclone 28 nm

    上傳時(shí)間: 2013-10-26

    上傳用戶:huxiao341000

  • 四大FPGA供應(yīng)商專家談FPGA設(shè)計(jì)訣竅

     Actel、Altera、Lattice Semiconductor和Xilinx是目前業(yè)界最主要的四大FPGA供應(yīng)商,為了 幫助中國的應(yīng)用開發(fā)工程師更深入地了解FPGA的具體設(shè)計(jì)訣竅,我們特別邀請到了Altera系統(tǒng)應(yīng)用 工程部總監(jiān)Greg Steinke、Xilinx綜合方法經(jīng)理Frederic Rivoallon、Xilinx高級技術(shù)市場工程師 Philippe Garrault、Xilinx產(chǎn)品應(yīng)用工程部高級經(jīng)理Chris Stinson、Xilinx IP解決方案工程部總 監(jiān)Mike Frasier、Lattice Semiconductor應(yīng)用工程部總監(jiān)Bertrand Leigh和軟件產(chǎn)品規(guī)劃經(jīng)理Mike Kendrick、Actel公司硅產(chǎn)品市場總監(jiān)Martin Mason和應(yīng)用高級經(jīng)理Jonathan Alexander為大家傳經(jīng) 授道。 他們將就一系列大家非常關(guān)心的關(guān)鍵設(shè)計(jì)問題發(fā)表他們的獨(dú)到見解,包括:什么是目前FPGA應(yīng)用工 程師面對的最主要設(shè)計(jì)問題?如何解決?當(dāng)開始一個(gè)新的FPGA設(shè)計(jì)時(shí),你們會推薦客戶采用什么樣 的流程?對于I/O信號分布的處理,你們有什么建議可以提供 給客戶?如果你的客戶準(zhǔn)備移植到另外一個(gè)FPGA、ASIC和結(jié)構(gòu)化ASIC之間進(jìn)行抉擇?(下)">結(jié)構(gòu)化 ASIC或ASIC,你會建議你的客戶如何做?

    標(biāo)簽: FPGA

    上傳時(shí)間: 2013-11-09

    上傳用戶:xinshou123456

  • WP267-Spartan-3A DSP FPGA的高級安全機(jī)制

    FPGA 具有輕松集成與支持新協(xié)議和新標(biāo)準(zhǔn)以及產(chǎn)品定制的能力,同時(shí)仍然可以實(shí)現(xiàn)快速的產(chǎn)品面市時(shí)間。在互聯(lián)網(wǎng)和全球市場環(huán)境中,外包制造變得越來越普遍,這使得安全變得更加重要。正如業(yè)界領(lǐng)袖出版的文章所述,反向工程、克隆、過度構(gòu)建以及篡改已經(jīng)成為主要的安全問題。據(jù)專家估計(jì),每年因?yàn)榧倜爱a(chǎn)品而造成的經(jīng)濟(jì)損失達(dá)數(shù)十億美元。國際反盜版聯(lián)盟表示,這些假冒產(chǎn)品威脅經(jīng)濟(jì)的發(fā)展,并且給全球的消費(fèi)類市場帶來重大影響。本白皮書將確定設(shè)計(jì)安全所面臨的主要威脅,探討高級安全選擇,并且介紹Xilinx 的新型、低成本SpartanTM-3A、Spartan-3AN 和Spartan-3A DSP FPGA 如何協(xié)助保護(hù)您的產(chǎn)品和利潤。

    標(biāo)簽: Spartan FPGA 267 DSP

    上傳時(shí)間: 2014-12-28

    上傳用戶:松毓336

  • FPGA電子課件_共8課

    學(xué)習(xí)FPGA的課件,內(nèi)容含有軟件的介紹,Altera和Xilinx芯片的介紹,以及VHDL的編程風(fēng)格。和一些實(shí)例講解。

    標(biāo)簽: FPGA 電子課件

    上傳時(shí)間: 2013-10-15

    上傳用戶:xmsmh

  • FPGA設(shè)計(jì)重利用方法(Design Reuse Methodology)

      FPGAs have changed dramatically since Xilinx first introduced them just 15 years ago. In thepast, FPGA were primarily used for prototyping and lower volume applications; custom ASICswere used for high volume, cost sensitive designs. FPGAs had also been too expensive and tooslow for many applications, let alone for System Level Integration (SLI). Plus, the development

    標(biāo)簽: Methodology Design Reuse FPGA

    上傳時(shí)間: 2013-10-23

    上傳用戶:旗魚旗魚

  • XAPP520將符合2.5V和3.3V I/O標(biāo)準(zhǔn)的7系列FPGA高性能I/O Bank進(jìn)行連接

    XAPP520將符合2.5V和3.3V I/O標(biāo)準(zhǔn)的7系列FPGA高性能I/O Bank進(jìn)行連接  The I/Os in Xilinx® 7 series FPGAs are classified as either high range (HR) or high performance (HP) banks. HR I/O banks can be operated from 1.2V to 3.3V, whereas HP I/O banks are optimized for operation between 1.2V and 1.8V. In circumstances that require an HP 1.8V I/O bank to interface with 2.5V or 3.3V logic, a range of options can be deployed. This application note describes methodologies for interfacing 7 series HP I/O banks with 2.5V and 3.3V systems

    標(biāo)簽: XAPP FPGA Bank 520

    上傳時(shí)間: 2013-11-19

    上傳用戶:yyyyyyyyyy

主站蜘蛛池模板: 湛江市| 上饶市| 腾冲县| 哈巴河县| 易门县| 榆林市| 芒康县| 西贡区| 海原县| 小金县| 北碚区| 龙门县| 金阳县| 寿光市| 西充县| 泰安市| 延川县| 东方市| 奉贤区| 师宗县| 平谷区| 蚌埠市| 启东市| 三穗县| 江北区| 三台县| 宣化县| 闸北区| 鄯善县| 曲阳县| 新兴县| 铅山县| 蒲城县| 合水县| 昭平县| 延寿县| 寻乌县| 新河县| 伊金霍洛旗| 宿州市| 巢湖市|