無人機大氣數據的采集和處理在無人機中占有很重要的位置和作用，它是保障飛機安全飛行以及保證地面控制和操縱人員正確引導飛機、順利完成飛行任務的關鍵所在。在目前廣泛應用的無人機大氣數據測量系統中，多數采用單片機作為大氣數據處理計算機，但是單片機在高速數據采集和處理方面卻存在著抗干擾性差、速度慢等缺點，使測量系統的穩定性和實時性受到了很大的影響。 本文采用FPGA(Field Programmable Gate array，現場可編程門陣列)芯片作為大氣數據處理器，以大氣數據中的氣壓高度為例，介紹了一種基于FPGA技術的無人機氣壓高度測量系統。由于該測量系統中的FPGA數據處理器具有可靠性高、速度快、邏輯功能強等特點，有效地解決了單片機在高速無人機大氣數據測量系統中處理速度較慢、實時性較差的問題。 論文首先介紹了FPGA的基本結構、工作原理、開發設計流程和FPGA編程所采用的VHDL硬件描述語言，還介紹了數字式大氣數據測量系統的基本組成和工作原理，并且詳細闡述了氣壓高度測量的原理和方法；然后提出了基于FPGA的無人機氣壓高度測量系統的整體設計，并對該測量系統各組成部分的硬件電路進行詳細的分析和設計；隨后論文又介紹了氣壓高度測量系統中FPGA的相關軟件設計，并就FPGA內部所設計的各功能模塊的作用、模塊內部結構和工作流程進行詳細的論述；最后使用Modelsim和QuartusII仿真軟件對程序進行功能和時序的仿真，以驗證FPGA內部各功能模塊和FPGA總體設計的正確性，并在所有仿真通過后將程序產生的配置文件下載到FPGA芯片中，在制作和安裝測量系統的電路板后對整個測量系統進行實際的測試，將測試結果與理論值比較并分析測量系統的誤差來源。 根據系統測試的結果，本文驗證了以FPGA芯片為核心的無人機氣壓高度測量系統的可行性，并對該測量系統提出了今后的進一步改進和完善的思路。
上傳時間： 2013-04-24
上傳用戶：cx111111
隨著 EDA 技術及微電子技術的飛速發展，現場可編程門陣列(Field Programmable Gate array，簡稱 FPGA)的性能有了大幅度的提高，FPGA的設計水平也達到了一個新的高度。基于FPGA的嵌入式系統設計為現代電子產品設計帶來了更大的靈活性，以Nios Ⅱ軟核處理器為核心的SOPC(System on Programmable Chip)系統便是把嵌入式系統應用在FPGA上的典型例子，本文設計的指紋識別模塊就是基于FPGA的Nios Ⅱ處理器為核心的SOPC設計。通過IP核技術和靈活的軟硬件編程，實現Nios Ⅱ對FPGA外圍器件的控制，并對指紋處理算法進行了改進，研究了指紋識別算法到Nios Ⅱ系統的移植。 本文首先闡述了指紋識別模塊的SOPC設計方案，然后是對模塊的詳細設計。在硬件方面，完成了指紋識別模塊的 FPGA 硬件設計，包括 FPGA 內部的Nios Ⅱ系統硬件設計和 FPGA 外圍電路設計。前者利用 SOPC Builder將Nios Ⅱ處理器、指紋讀取接口 UART、鍵盤與LCD顯示接口、FLASH接口、SDRAM控制器構建成NiosⅡ硬件系統，后者是電源和時鐘電路、SDRAM存儲器電路、FLASH存儲器電路、LCD顯示電路、指紋傳感器電路、FPGA 配置電路這些純實物硬件設計，給出了設計方法和電路連接圖。 在軟件方面，包括下面兩個內容： 完成 FPGA 外圍器件程序設計，實現對外圍器件的操作。 深入的研究了指紋識別算法。對指紋圖像識別算法中的指紋圖像濾波和匹配算法進行了分析，提出了指紋圖像增強改進算法和匹配改進算法，通過試驗，改進后的指紋圖像濾波算法取得了較好的指紋圖像增強效果。改進后的匹配算法速度較快，誤識率較低。最后研究了指紋識別算法如何在FPGA中的Nios Ⅱ系統的實現。
上傳時間： 2013-06-12
上傳用戶：yx007699
在數字化、信息化的時代，數字集成電路應用得非常廣泛。隨著微電子技術和工藝的發展，數字集成電路從電子管、晶體管、中小規模集成電路、超大規模集成電路(VLSIC)逐步發展到今天的專用集成電路(ASIC)。但是ASIC因其設計周期長，改版投資大，靈活性差等缺陷制約著它的應用范圍。可編程邏輯器件的出現彌補了ASIC的缺陷，使得設計的系統變得更加靈活，設計的電路體積更加小型化，重量更加輕型化，設計的成本更低，系統的功耗也更小了。FPGA是英文Field Programmable Gate array的縮寫，即現場可編程門陣列，它是在PAL、GAL、EPID等可編程器件的基礎上進一步發展的產物。它是作為專用集成電路(ASIC)領域中的一種半定制電路而出現的，既解決了定制電路的不足，又克服了原有可編程器件門電路數有限的缺點。 本論文撰寫的是用FPGA來實現無人小飛機系統中基帶信號的處理過程。整個信號處理過程全部采用VHDL硬件描述語言來設計，并用Modelsim仿真系統功能進行調試，最后使用了Xilinx 公司可編程的FPGA芯片XC2S100完成，滿足系統設計的要求。 本文首先研究和討論了無線通信系統中基帶信號處理的總體結構，接著詳細闡述了各個模塊的設計原理和方法，以及FPGA結果分析，最后就關鍵技術和難點作了詳細的分析和研究。本文的最大特色是整個系統全部采用FPGA的方法來設計實現，修改靈活，體積小，功耗小。本系統的設計包括了數字鎖相環、糾錯編解碼、碼組交織、擾碼加入、巴克碼插入、幀同步識別、DPSK調制解調及選擇了整體的時序，所有的組成部分都經過了反復地修改和調試，取得了良好的數據處理效果，其關鍵之處與難點都得到了妥善地解決。本文分別在發射部分(編碼加調制)和接收部分(解調加解碼)相獨立和相聯系的情況下，獲得了仿真與實測結果。
上傳時間： 2013-07-05
上傳用戶：acon
PROFIBUS現場總線技術是當今控制領域的一個熱點。目前國內對于PROFIBUS-DP的應用和研究主要以西門子等國外大公司的成套設備為主，用單片機+固態程序的方法做PROFIBUS-DP接口控制器的技術比較成熟，而自主開發PROFIBUS-DP通用接口的研究卻比較少。針對這一現狀，本論文采用FPGA做控制器，提出了基于FPGA技術的從站接口通信模塊的設計方案，使具有RS-232接口的從站可以通過該接口通信模塊與PROFIBUS-DP主站進行通訊連接。 論文首先對PROFIBUS現場總線技術進行概述，主要從現場總線的技術特點、協議結構、傳輸技術、存取協議等方面進行介紹。對PROFIBUS-DP系統組成和配置、工作方式及數據傳遞、DP的功能和從站狀態機制等進行研究和分析。然后詳細論述了基于PROFIBUS-DP的通信接口的硬件及軟件實現。 在硬件設計中，本文從PROFIBUS協議芯片SPC3實現的具體功能出發，結合EDA(Electronic Design Amomation)設計自項向下的設計思想，給出了總線接口的總體設計方案。同時給出其設計邏輯框圖、算法流程圖、引腳說明以及部分模塊的仿真結果。并充分考慮了硬件的通用性及將來的擴展。 本設計使用VHDL描述，在此基礎之上采用專門的綜合軟件對設計進行了綜合優化，最后在FPGA(Field Programmable Gate array)芯片EP1C6上得以實現。在軟件設計中，詳細介紹了通信接口的軟件設計實現，包括狀態機的實現、各種通信報文的實現、GSD文件的編寫等。 再通過Siemens公司的CP5611網絡接口卡和PC機做主站，使用COMPROFIBUS組態軟件，組建系統進行通訊測試，得到良好結果。
標簽： PROFIBUSDP FPGA 接口
上傳時間： 2013-05-25
上傳用戶：xwd2010
隨著現場可編程門陣列(FPGA，Field Programmable Gate array)的出現，由于其具有集成度高、體積小，可在線編程、開發周期短等優點，因此FPGA被越來越多的應用于數據采集與處理系統中。 論文首先簡要介紹了數據采集與處理系統的現狀、存在的問題、以及發展的趨勢。本數據處理與傳輸系統采用了ALTERA公司的FPGA芯片，整個系統由數據采集模塊、異步FIFO模塊、FFT處理模塊、DMA控制模塊、總線接口模塊構成。模擬信號送入后，經AD芯片ADl672轉換成數字信號，送入異步FIFO中緩沖，然后進行FFT處理。處理結果向PC104總線進行DMA傳輸。整個系統做成擴展卡的形式，直接插入PC104插槽內。 在軟件方面，從系統功能實現的角度對軟件總體設計進行規劃，采用模塊化的軟件設計方法使系統的各部分軟硬件更易于設計、實現和調整，文中對系統設計及實現中的關鍵問題進行了較為詳細的描述。經過系統分析、芯片選擇、軟硬件設計與編程調試，實現整個系統。達到了預期的目標。
上傳時間： 2013-07-15
上傳用戶：jcljkh
偽隨機序列 (Pseudo-Random Sequence，PRS)廣泛應用于密碼學、擴頻通信、雷達、導航等領域，其設計和分析一直是國際上的研究熱點。混沌序列作為一種性能優良的偽隨機序列，近年來受到越來越多的關注。尋找一種性能更為良好的混沌偽隨機序列(ChaosPseudo Random Sequence，CPRS)并且完成其硬件實現，在理論研究與工程應用上都是十分有價值的。基于切延遲橢圓反射腔映射混沌系統(Tangent-Delay Ellipse Reflecting Cavity map System，TD-ERCS)已被理論分析和測試證明具有良好的密碼學性質。本文介紹了一種基于TD-ERCS構造偽隨機序列發生器 (Pseudo Random SequenceGenerator，PRSG)的新方法；并基于這種方法，提出了以現場可編程門陣列 (Field Programmable Gate array，FPGA)為平臺的硬件設計實現方案，采用硬件描述語言 (VHSIC Hardware DescriptionLanguage，VHDL )完成了整個系統的設計，通過了仿真與適配，完成了硬件調試；詳細地論述了系統總體框架及內部模塊設計，重點介紹了TD-ERCS算法實現單元的設計，并在系統中設計加入了異步串行接口，完善了整個系統的模塊化，可使系統嵌入到現有的各類密碼系統與設備中；基于FDELPHI編程環境，完成了計算機應用軟件的設計，為使用基于TD-ERCS開發的PRSG硬件產品提供了人機交互界面，也為分析與測試硬件系統產生的CPRS提供了方便；同時依據美國國家標準與技術研究院 (National Institute of Standards andTechnology，NIST)提出的偽隨機序列性能指標，對軟件與硬件系統產生的CPRS進行了標準測試，軟件方法所得序列各項性能指標完全合格，硬件FPGA所得序列僅三項測試未能通過，其原因有待進一步研究。
上傳時間： 2013-06-20
上傳用戶：heart520beat
隨著語音技術應用的發展，語音信號數字處理的實時性要求越來越突出。這就要求在系統設計中，對系統的硬件環境要求更高。隨著語音處理算法的日益復雜，用普通處理器對語音信號進行實時處理，已經不能滿足需要。專用語音信號處理芯片能解決實時性的要求，同時對器件的資源要求也是最低的。 論文利用Altera公司的新一代可編程邏輯器件在數字信號處理領域的優勢，對語音信號的常用參數—LPC(線性預測編碼，Linear Predictive Coding)參數提取的FPGA(現場可編程門陣列，Field Programmable Gate array)實現進行了深入研究。論文首先對語音的離散數學模型和短時平穩特性進行了分析，深入討論了語音線性預測技術。第二，對解線性預測方程組的自相關法和協方差斜格法進行了比較，提出了一種基于協方差斜格法的LPC參數提取系統的總體設計方案。第三，對Altera公司的Cyclon系列可編程器件的內部結構進行了研究，分析了在QuartusⅡ開發平臺上進行FPGA設計的流程。第四，對系統的各個功能模塊進行了設計，所有算法通過Verilog硬件描述語言實現，并對其工作過程進行了詳細的分析。最后，在Altera FPGA目標芯片EP1C6Q240C8上，對LPC參數提取系統進行了仿真驗證。 系統具有靈活的輸入輸出接口，能方便地同其它語音處理模塊相連，構成一個完整的語音處理專用芯片，可以應用于語音編解碼、語音識別等系統。
上傳時間： 2013-04-24
上傳用戶：TI初學者
視頻圖像處理的應用越來越廣泛，各種處理算法也日趨成熟，相關的硬件技術不斷地推陳出新。視頻圖像處理系統的硬件實現一般來說有三種方式：數字信號處理器(Digital Signal Processor)、專用集成芯片(Application Specific Integrated Circuit)和現場可編程邏輯門陣列(Field Programmable Gate array)以及相關電路組成。最近幾年，隨著電子設計自動化(Electronic Design Automation)技術的迅速發展，使得基于FPGA的可編程片上系統(System On a Programmable Chip)逐漸成為嵌入式系統。應用的一種趨勢。特別地，在視頻圖像處理系統設計中，數據量大，要求處理速度快，靈活性高，FPGA有其獨特的優勢。鑒于此，本文對基于FPGA和SOPC技術的視頻圖像處理系統進行了研究。 本文介紹了Xilinx公司FPGA的結構和功能特點，以及可編程片上系統的開發工具和片內系統設計流程。根據視頻信號的相關知識，編寫了視頻圖像處理IP核，構建了視頻圖像處理系統。整個系統以FPGA為核心器件，內嵌PowerPC405處理器模塊，通過ⅡC總線完成視頻解碼芯片的初始化，總體上實現了對視頻圖像信號的采集、處理、存儲和顯示。 本文最后對系統進行了調試。經過實驗驗證，系統能正確和可靠地工作。整個系統的邏輯資源消耗占FPGA的百分之十幾，剩余的資源可以做許多硬件算法或其它方面的應用。
上傳時間： 2013-05-24
上傳用戶：kaka
在超深亞微米技術工藝下，布局成為超大規模集成電路物理設計中至關重要的一步。由于現場可編程門陣列(Field Programable Gate array，FPGA)布線資源的預先確定性，使得FPGA的布局更為重要。本文以建立高性能、低擁擠的布局為目標，從FPGA芯片結構和布局算法兩方面進行了深入研究。論文提出了一種通用的層次式FPGA(HFPGA)結構模型及布局模型，并且給出了該模型的數學計算公式；提出將元件之間的層次距離轉化為線長的方法，實現了基于線網模型的高精度布局算法：提出利用矩形的對角線元件之間層次來代替線長，從而達到優化線長的同時提高布通率的快速布局算法。實驗結果表明，兩種算法均在北卡羅來納微電子中心(MCNC)學術芯片測試案例上取得了較理想的布局實驗效果，為下一步的布線工作建立了良好的基礎接口，并且完成了初始布線的工作。本FPGA結構模型的提出和布局算法的實現也都為工業界提供了借鑒價值。
上傳時間： 2013-04-24
上傳用戶：nbdedu
隨著多媒體技術的發展，數字圖像處理已經成為眾多應用系統的核心和基礎。它的發展主要依賴于兩個性質不同、自成體系但又緊密相關的研究領域：圖像處理算法及其相應的電路實現。圖像處理系統的硬件實現—般有三種方式：專用的圖像處理器件集成芯片(Application Specific Integrated Circuit)、數字信號處理器(Digital Signal Process)和現場可編程門陣列(Field Programmable Gate array)以及相關電路組成。它們可以實時高速完成各種圖像處理算法。圖像處理中，低層的圖像預處理的數據量很大，要求處理速度快，但運算結果相對比較簡單。相對于其他兩種方式，基于FPGA的圖像處理方式的系統更適合于圖像的預處理。本文設計了—種基于FPGA的小波域圖像去噪系統。首先，闡述了基于小波變換的圖像去噪算法原理，重點討論了小波鄰域閾值(NeighShrink)去噪算法，并給出了該算法相應的Matlab 仿真；然后，為了改進鄰域閾值去噪算法中對每個分解子帶都采用相同鄰域和閾值的缺點，本文提出了基于最小二乘支持向量機(LS-SVM)分類的鄰域閾值去噪算法和以斯坦無偏估計 (SURE)為準則同時結合小波系數尺度間關系的鄰域閾值去噪算法。經Matlab實驗表明，相比于其他幾種經典算法，本文提出的兩種改進算法在濾除噪聲的同時能更好地保護圖像細節，并在較高噪聲情況下能獲得更高的峰值信噪比。在此基礎上本文將提出的改進小波鄰域閾值去噪算法進行了相應的簡化，以滿足低噪聲處理要求且易于在FPGA上實現；最后，給出了基于 FPGA的小波鄰域閾值去噪系統的總體結構和FPGA內部各功能模塊的具體實現方案，包括二維離散小波變換模塊、二維離散小波逆變換模塊、SDRAM存儲器控制模塊、去噪計算模塊和系統核心控制模塊，并對各個系統模塊和整體進行了仿真驗證，結果表明本文設計的基于FPGA 的小波鄰域閾值去噪系統能滿足實際的圖像處理要求，具有一定的理論和實際應用價值。關鍵詞：圖像處理系統，FPGA，圖像去噪算法，小波變換
上傳時間： 2013-05-16
上傳用戶：450976175
<table id="ak4ku"></table>