天堂av一区,精品国产乱码久久久久久樱花,国语自产精品视频在线看

asic

asic(ApplicationSpecificIntegratedCircuit)即專用集成電路，是指應特定用戶要求和特定電子系統(tǒng)的需要而設計、制造的集成電路。用CPLD（復雜可編程邏輯器件）和FPGA（現(xiàn)場可編程邏輯門陣列）來進行asic設計是最為流行的方式之一，它們的共性是都具有用戶現(xiàn)場可編程特性，都支持邊界掃描技術(shù)，但兩者在集成度、速度以及編程方式上具有各自的特點。[1]

LTE標準下Turbo碼編譯碼器的集成設計

針對固定碼長Turbo碼適應性差的缺點，以LTE為應用背景，提出了一種幀長可配置的Turbo編譯碼器的FPGA實現(xiàn)方案。該設計可以依據(jù)具體的信道環(huán)境和速率要求調(diào)節(jié)信息幀長，平衡譯碼性能和系統(tǒng)時延。方案采用“自頂向下”的設計思想和“自底而上”的實現(xiàn)方法，對 Turbo編譯碼系統(tǒng)模塊化設計后優(yōu)化統(tǒng)一，經(jīng)時序仿真驗證后下載配置到Altera公司Stratix III系列的EP3SL150F1152C2N中。測試結(jié)果表明，系統(tǒng)運行穩(wěn)健可靠，并具有良好的移植性；集成化一體設計，為LTE標準下Turbo碼 asic的開發(fā)提供了參考。

標簽： Turbo LTE 標準編譯碼器

上傳時間： 2013-10-08

上傳用戶：回電話#
華為 FPGA設計高級技巧Xilinx篇

　　隨著HDL Hardware Description Language 硬件描述語言語言綜合工具及其它相關工具的推廣使廣大設計工程師從以往煩瑣的畫原理圖連線等工作解脫開來能夠?qū)⒐ぷ髦匦霓D(zhuǎn)移到功能實現(xiàn)上極大地提高了工作效率任何事務都是一分為二的有利就有弊我們發(fā)現(xiàn)現(xiàn)在越來越多的工程師不關心自己的電路實現(xiàn)形式以為我只要將功能描述正確其它事情交給工具就行了在這種思想影響下工程師在用HDL語言描述電路時腦袋里沒有任何電路概念或者非常模糊也不清楚自己寫的代碼綜合出來之后是什么樣子映射到芯片中又會是什么樣子有沒有充分利用到FPGA的一些特殊資源遇到問題立刻想到的是換速度更快容量更大的FPGA器件導致物料成本上升更為要命的是由于不了解器件結(jié)構(gòu)更不了解與器件結(jié)構(gòu)緊密相關的設計技巧過分依賴綜合等工具工具不行自己也就束手無策導致問題遲遲不能解決從而嚴重影響開發(fā)周期導致開發(fā)成本急劇上升　　目前我們的設計規(guī)模越來越龐大動輒上百萬門幾百萬門的電路屢見不鮮同時我們所采用的器件工藝越來越先進已經(jīng)步入深亞微米時代而在對待深亞微米的器件上我們的設計方法將不可避免地發(fā)生變化要更多地關注以前很少關注的線延時我相信asic設計以后也會如此此時如果我們不在設計方法設計技巧上有所提高是無法面對這些龐大的基于深亞微米技術(shù)的電路設計而且現(xiàn)在的競爭越來越激勵從節(jié)約公司成本角度出　也要求我們盡可能在比較小的器件里完成比較多的功能　　本文從澄清一些錯誤認識開始從FPGA器件結(jié)構(gòu)出發(fā)以速度路徑延時大小和面積資源占用率為主題描述在FPGA設計過程中應當注意的問題和可以采用的設計技巧本文對讀者的技能基本要求是熟悉數(shù)字電路基本知識如加法器計數(shù)器RAM等熟悉基本的同步電路設計方法熟悉HDL語言對FPGA的結(jié)構(gòu)有所了解對FPGA設計流程比較了解

標簽： Xilinx FPGA 華為高級技巧

上傳時間： 2015-01-02

上傳用戶：refent
華為FPGA設計流程指南

本部門所承擔的FPGA設計任務主要是兩方面的作用：系統(tǒng)的原型實現(xiàn)和asic的原型驗證。編寫本流程的目的是： l 在于規(guī)范整個設計流程，實現(xiàn)開發(fā)的合理性、一致性、高效性。 l 形成風格良好和完整的文檔。 l 實現(xiàn)在FPGA不同廠家之間以及從FPGA到asic的順利移植。 l 便于新員工快速掌握本部門FPGA的設計流程。

標簽： FPGA 華為設計流程

上傳時間： 2013-11-09

上傳用戶：cc1015285075
基于FPGA和CMX589A的GMSK調(diào)制器設計與實現(xiàn)

GMSK信號具有很好的頻譜和功率特性，特別適用于功率受限和信道存在非線性、衰落以及多普勒頻移的移動突發(fā)通信系統(tǒng)。根據(jù)GMSK調(diào)制的特點，提出亍一種以FPGA和CMX589A為硬件裁體的GMSK調(diào)制器的設計方案，并給出了方案的具體實現(xiàn)，包括系統(tǒng)結(jié)構(gòu)、利用CMX589A實現(xiàn)的高斯濾波器、 FPGA實現(xiàn)的調(diào)制指數(shù)為O．5的FM調(diào)制器以及控制器。對系統(tǒng)功能和性能測試結(jié)果表明，指標符合設計要求，工作穩(wěn)定可靠。關鍵詞：GMSK；DDS；FM調(diào)制器；FPGAl 引言由于GMSK調(diào)制方式具有很好的功率頻譜特性，較優(yōu)的誤碼性能，能夠滿足移動通信環(huán)境下對鄰道干擾的嚴格要求，因此成為GSM、ETS HiperLANl以及GPRS等系統(tǒng)的標準調(diào)制方式。目前GMSK調(diào)制技術(shù)主要有兩種實現(xiàn)方法，一種是利用GMSK asic專用芯片來完成，典型的產(chǎn)品如FX589或CMX909配合MC2833或FX019來實現(xiàn)GMSK調(diào)制。這種實現(xiàn)方法的特點是實現(xiàn)簡單、基帶信號速率可控，但調(diào)制載波頻率固定，沒有可擴展性。另外一種方法是利用軟件無線電思想采用正交調(diào)制的方法在FPGA和DSP平臺上實現(xiàn)。其中又包括兩種實現(xiàn) 手段，一種是采用直接分解將單個脈沖的高斯濾波器響應積分分成暫態(tài)部分和穩(wěn)態(tài)部分，通過累加相位信息來實現(xiàn)；另一種采用頻率軌跡合成，通過采樣把高斯濾波器矩形脈沖響應基本軌跡存入ROM作為查找表，然后通過FM調(diào)制實現(xiàn)。這種利用軟件無線電思想實現(xiàn)GMSK調(diào)制的方法具有調(diào)制參數(shù)可變的優(yōu)點，但由于軟件設計中涉及到高斯低通濾波、相位積分和三角函數(shù)運算，所以調(diào)制器參數(shù)更改困難、實現(xiàn)復雜。綜上所述，本文提出一種基于CMX589A和FPGA的GMSK 調(diào)制器設計方案。與傳統(tǒng)實現(xiàn)方法比較具有實現(xiàn)簡單、調(diào)制參數(shù)方便可控和軟件剪裁容易等特點，適合于CDPD、無中心站等多種通信系統(tǒng)，具有重要現(xiàn)實意義。

標簽： FPGA 589A GMSK CMX

上傳時間： 2015-01-02

上傳用戶：zhang_yi
LVDS與高速PCB設計

LVDS(低壓差分信號)標準ANSI/TIA /E IA26442A22001廣泛應用于許多接口器件和一些asic及FPGA中。文中探討了LVDS的特點及其PCB (印制電路板)設計,糾正了某些錯誤認識。應用傳輸線理論分析了單線阻抗、雙線阻抗及LVDS差分阻抗計算方法,給出了計算單線阻抗和差分阻抗的公式,通過實際計算說明了差分阻抗與單線阻抗的區(qū)別,并給出了PCB布線時的幾點建議。關鍵詞: LVDS, 阻抗分析, 阻抗計算, PCB設計 LVDS (低壓差分信號)是高速、低電壓、低功率、低噪聲通用I/O接口標準,其低壓擺幅和差分電流輸出模式使EM I (電磁干擾)大大降低。由于信號輸出邊緣變化很快,其信號通路表現(xiàn)為傳輸線特性。因此,在用含有LVDS接口的Xilinx或Altera等公司的FP2GA及其它器件進行PCB (印制電路板)設計時,超高速PCB設計和差分信號理論就顯得特別重要。

標簽： LVDS PCB

上傳時間： 2013-10-31

上傳用戶：adada
PSpice MicroSim v8.0英文版下載

很好用的電路仿真軟件,asic設計前期仿真必備工具。

標簽： MicroSim PSpice 8.0 英文版下載

上傳時間： 2013-10-21

上傳用戶：liufei
請注意：本例的源描述包含文件類型

請注意：本例的源描述包含文件類型，在學習版上不能編譯及模擬，如果您需要對此描述進行編譯及模擬，請與北京理工大學 asic研究所聯(lián)系。另外，此例與第75例是同一個電路的不同部分的描述，可以一起參考這兩個例子的描述。

標簽：

上傳時間： 2015-04-01

上傳用戶：凌云御清風
一個航天航空用的Sparc處理器（配美國歐洲宇航局用的R_tems嵌入式操作系統(tǒng)）的VHDL源代碼

一個航天航空用的Sparc處理器（配美國歐洲宇航局用的R_tems嵌入式操作系統(tǒng)）的VHDL源代碼，但不能保證版圖設計asic成功

標簽： R_tems Sparc VHDL 航天

上傳時間： 2015-05-05

上傳用戶：songnanhua
Electronic design automation (EDA) company providing logic synthesis and analysis tools for FPGA and

Electronic design automation (EDA) company providing logic synthesis and analysis tools for FPGA and asic designers.

標簽： Electronic automation and providing

上傳時間： 2014-01-10

上傳用戶：四只眼
vhdl語言例程100個

vhdl語言例程100個，專用集成電路（asic）設計

標簽： vhdl 100 語言

上傳時間： 2014-01-23

上傳用戶：hwl453472107

亚洲欧美第一页_禁久久精品乱码_粉嫩av一区二区三区免费野_久草精品视频