復(fù)雜的物理和電氣規(guī)則， 高密度的元器件布局， 以及更高的高速技術(shù)要求， 這一切都增加了當(dāng)今PCB設(shè)計(jì)的復(fù)雜性。 不管是在設(shè)計(jì)過(guò)程的哪一個(gè)階段， 設(shè)計(jì)師都需要能夠輕松地定義，管理和確認(rèn)簡(jiǎn)單的物理/間距規(guī)則， 以及至關(guān)重要的高速信號(hào)；同時(shí)， 他們還要確保最終的PCB滿足傳統(tǒng)制造以及測(cè)試規(guī)格所能達(dá)到的性能 目標(biāo)。
上傳時(shí)間： 2013-11-09
上傳用戶：gxm2052
一、PCB設(shè)計(jì)團(tuán)隊(duì)的組建建議 二、高性能PCB設(shè)計(jì)的硬件必備基礎(chǔ)三、高性能PCB設(shè)計(jì)面臨的挑戰(zhàn)和工程實(shí)現(xiàn) 1.研發(fā)周期的挑戰(zhàn) 2.成本的挑戰(zhàn) 3.高速的挑戰(zhàn) 4.高密的挑戰(zhàn) 5.電源、地噪聲的挑戰(zhàn) 6.EMC的挑戰(zhàn) 7.DFM的挑戰(zhàn)四、工欲善其事，必先利其器摘要：本文以IT行業(yè)的高性能的PCB設(shè)計(jì)為主線，結(jié)合cADence在高速PCB設(shè)計(jì)方面的強(qiáng)大功能，全面剖析高性能PCB設(shè)計(jì)的工程實(shí)現(xiàn)。正文：電子產(chǎn)業(yè)在摩爾定律的驅(qū)動(dòng)下，產(chǎn)品的功能越來(lái)越強(qiáng)，集成度越來(lái)越高、信號(hào)的速率越來(lái)越快，產(chǎn)品的研發(fā)周期也越來(lái)越短，PCB的設(shè)計(jì)也隨之進(jìn)入了高速PCB設(shè)計(jì)時(shí)代。PCB不再僅僅是完成互連功能的載體，而是作為所有電子產(chǎn)品中一個(gè)極為重要的部件。本文從高性能PCB設(shè)計(jì)的工程實(shí)現(xiàn)的角度，全面剖析IT行業(yè)高性能PCB設(shè)計(jì)的方方面面。實(shí)現(xiàn)高性能的PCB設(shè)計(jì)首先要有一支高素質(zhì)的PCB設(shè)計(jì)團(tuán)隊(duì)。一、PCB設(shè)計(jì)團(tuán)隊(duì)的組建建議自從PCB設(shè)計(jì)進(jìn)入高速時(shí)代，原理圖、PCB設(shè)計(jì)由硬件工程師全權(quán)負(fù)責(zé)的做法就一去不復(fù)返了,專職的PCB工程師也就應(yīng)運(yùn)而生。
標(biāo)簽： PCB 性能 工程實(shí)現(xiàn)
上傳時(shí)間： 2013-11-23
上傳用戶：talenthn
基于HHNEC 0.35um BCD工藝設(shè)計(jì)了一種應(yīng)用于峰值電流模升壓轉(zhuǎn)換器的動(dòng)態(tài)斜坡補(bǔ)償電路。該電路能夠跟隨輸入輸出信號(hào)變化，相應(yīng)給出適當(dāng)?shù)难a(bǔ)償量，從而避免了常規(guī)斜坡補(bǔ)償所帶來(lái)的系統(tǒng)帶載能力低及瞬態(tài)響應(yīng)慢等問(wèn)題。經(jīng)cADence Spectre驗(yàn)證，該電路能夠達(dá)到設(shè)計(jì)要求。
標(biāo)簽： 峰值 升壓轉(zhuǎn)換器 動(dòng)態(tài) 電流模
上傳時(shí)間： 2013-10-11
上傳用戶：ysystc699
電路如果存在不穩(wěn)定性因素，就有可能出現(xiàn)振蕩。本文對(duì)比分析了傳統(tǒng)LDO和無(wú)片電容LDO的零極點(diǎn)，運(yùn)用電流緩沖器頻率補(bǔ)償設(shè)計(jì)了一款無(wú)片外電容LDO，電流緩沖器頻率補(bǔ)償不僅可減小片上補(bǔ)償電容而且可以增加帶寬。對(duì)理論分析結(jié)果在cADence平臺(tái)基上于CSMC0.5um工藝對(duì)電路進(jìn)行了仿真驗(yàn)證。本文無(wú)片外電容LDO的片上補(bǔ)償電容僅為3 pF，減小了制造成本。它的電源電壓為3.5~6 V，輸出電壓為3.5 V。當(dāng)在輸入電源電壓6 V時(shí)輸出電流從100 μA到100 mA變化時(shí)，最小相位裕度為830，最小帶寬為4.58 MHz
標(biāo)簽： LDO 無(wú)片外電容 穩(wěn)定性分析
上傳時(shí)間： 2014-12-24
上傳用戶：wangjin2945
基于1 μm 40V BCD 工藝，使用cADence軟件對(duì)原邊反饋AC/DC控制器進(jìn)行仿真和分析。線補(bǔ)償技術(shù)可以使原邊反饋AC/DC電路獲得很好的負(fù)載調(diào)整率，抵消電感上所消耗的電壓和整流二極管上的壓降，使輸出達(dá)到的最佳值。在輸入加220 V交流電壓時(shí)，輸出結(jié)果最大值為5.09 V，最小值為5 V，最大負(fù)載調(diào)整率為9.609%。
上傳時(shí)間： 2013-10-20
上傳用戶：sglccwk
基于SMIC0.35 μm的CMOS工藝，設(shè)計(jì)了一種高電源抑制比，同時(shí)可在全工藝角下的得到低溫漂的帶隙基準(zhǔn)電路。首先采用一個(gè)具有高電源抑制比的基準(zhǔn)電壓，通過(guò)電壓放大器放大得到穩(wěn)定的電壓，以提供給帶隙核心電路作為供電電源，從而提高了電源抑制比。另外，將電路中的關(guān)鍵電阻設(shè)置為可調(diào)電阻，從而可以改變正溫度電壓的系數(shù)，以適應(yīng)不同工藝下負(fù)溫度系數(shù)的變化，最終得到在全工藝角下低溫漂的基準(zhǔn)電壓。cADence virtuoso仿真表明：在27 ℃下，10 Hz時(shí)電源抑制比（PSRR）-109 dB，10 kHz時(shí)（PSRR）達(dá)到-64 dB；在4 V電源電壓下，在-40～80 ℃范圍內(nèi)的不同工藝角下，溫度系數(shù)均可達(dá)到5.6×10-6 V/℃以下。
標(biāo)簽： CMOS 高電源抑制 工藝 基準(zhǔn)電壓源
上傳時(shí)間： 2014-12-03
上傳用戶：88mao
針對(duì)廣泛使用電池供電的系統(tǒng)，由于電源電壓監(jiān)控的要求，系統(tǒng)復(fù)位電路的可靠性對(duì)整個(gè)系統(tǒng)的穩(wěn)定性起著非常重要的作用，本文研究并設(shè)計(jì)一種低功耗，高性能的復(fù)位芯片，可以在系統(tǒng)上電，掉電的情況下向微處理器提供復(fù)位信號(hào)。當(dāng)電源電壓低于預(yù)設(shè)的門檻電壓時(shí)，輸出復(fù)位信號(hào)并在電源電壓恢復(fù)到門檻電壓以上繼續(xù)持續(xù)復(fù)位一段時(shí)間，實(shí)現(xiàn)整個(gè)系統(tǒng)的平穩(wěn)恢復(fù)，復(fù)位信號(hào)低電平有效。該芯片采用CMSC035標(biāo)準(zhǔn)CMOS工藝實(shí)現(xiàn)，采用cADence Spectre仿真，工作電流僅為10 μA。該芯片已成功應(yīng)用于工業(yè)類控制系統(tǒng)中。
上傳時(shí)間： 2014-12-24
上傳用戶：Late_Li
Prakash Rashinkar has over 15 years experience in system design and verificationof embedded systems for communication satellites, launch vehicles and spacecraftground systems, high-performance computing, switching, multimedia, and wirelessapplications. Prakash graduated with an MSEE from Regional Engineering College,Warangal, in India. He lead the team that was responsible for delivering themethodologies for SOC verification at cADence Design Systems. Prakash is anactive member of the VSIA Functional Verification DWG. He is currently Architectin the Vertical Markets and Design Environments Group at cADence.
上傳時(shí)間： 2014-01-24
上傳用戶：xinhaoshan2016
解壓密碼：www.elecfans.com 隨著微電子技術(shù)的迅速發(fā)展以及集成電路規(guī)模不斷提高，對(duì)電路性能的設(shè)計(jì) 要求越來(lái)越嚴(yán)格，這勢(shì)必對(duì)用于大規(guī)模集成電路設(shè)計(jì)的EDA 工具提出越來(lái)越高的 要求。自1972 年美國(guó)加利福尼亞大學(xué)柏克萊分校電機(jī)工程和計(jì)算機(jī)科學(xué)系開(kāi)發(fā) 的用于集成電路性能分析的電路模擬程序SPICE（Simulation Program with IC Emphasis）誕生以來(lái)，為適應(yīng)現(xiàn)代微電子工業(yè)的發(fā)展，各種用于集成電路設(shè)計(jì)的 電路模擬分析工具不斷涌現(xiàn)。HSPICE 是Meta-Software 公司為集成電路設(shè)計(jì)中 的穩(wěn)態(tài)分析，瞬態(tài)分析和頻域分析等電路性能的模擬分析而開(kāi)發(fā)的一個(gè)商業(yè)化通 用電路模擬程序，它在柏克萊的SPICE（1972 年推出），MicroSim公司的PSPICE （1984 年推出）以及其它電路分析軟件的基礎(chǔ)上，又加入了一些新的功能，經(jīng) 過(guò)不斷的改進(jìn)，目前已被許多公司、大學(xué)和研究開(kāi)發(fā)機(jī)構(gòu)廣泛應(yīng)用。HSPICE 可 與許多主要的EDA 設(shè)計(jì)工具，諸如Candence,Workview 等兼容，能提供許多重要 的針對(duì)集成電路性能的電路仿真和設(shè)計(jì)結(jié)果。采用HSPICE 軟件可以在直流到高 于100MHz 的微波頻率范圍內(nèi)對(duì)電路作精確的仿真、分析和優(yōu)化。在實(shí)際應(yīng)用中， HSPICE能提供關(guān)鍵性的電路模擬和設(shè)計(jì)方案，并且應(yīng)用HSPICE進(jìn)行電路模擬時(shí)， 其電路規(guī)模僅取決于用戶計(jì)算機(jī)的實(shí)際存儲(chǔ)器容量。 The HSPICE Integrator Program enables qualified EDA vendors to integrate their products with the de facto standard HSPICE simulator, HSPICE RF simulator, and WaveView Analyzer™. In addition, qualified HSPICE Integrator Program members have access to HSPICE integrator application programming interfaces (APIs). Collaboration between HSPICE Integrator Program members will enable customers to achieve more thorough design verification in a shorter period of time from the improvements offered by inter-company EDA design solutions.
標(biāo)簽： download hspice 2007
上傳時(shí)間： 2013-11-10
上傳用戶：123312
0RCAD全能混合電路仿真:第一部分 0rCAD環(huán)境與Capture第l章 OrCAD PSpice簡(jiǎn)介1—1 SPICE的起源1—2 OrCAD PSpice的特點(diǎn)1—3 評(píng)估版光盤的安裝1—4 評(píng)估版的限制1—4—1 Capture CIS 9．0評(píng)估版的限制1—4—2 PSpiceA/D9．0評(píng)估版限制1—5 系統(tǒng)需求1—6 PSpice可執(zhí)行的仿真分析1—6—1 基本分析1—6—2 高級(jí)分析1—7 Capture與PSpice名詞解釋1—7—1 文件與文件編輯程序1—7—2 對(duì)象、電氣對(duì)象與屬性1—7—3 元件、元件庫(kù)與模型1—7—4 繪圖頁(yè)、標(biāo)題區(qū)與邊框1—7—5 繪圖頁(yè)文件夾、設(shè)計(jì)、設(shè)計(jì)快取內(nèi)存1—7—6 項(xiàng)目與項(xiàng)目管理程序
上傳時(shí)間： 2013-11-05
上傳用戶：lunshaomo
蟲(chóng)蟲(chóng)下載站版權(quán)所有 京ICP備2021023401號(hào)-1
