Verilog HDL是一種硬件描述語言，用于從算法級、門級到開關(guān)級的多種抽象設(shè)計層次的數(shù)字系統(tǒng)建模，想學(xué)習(xí)的這個資料對你有用。
標簽： Verilog HDL 硬件描述語言
上傳時間： 2015-09-02
上傳用戶：zhaoq123
this man file is CRC_32, it is computer CRC 32，so it is use look up table to computer,you can first see document.txt,hope you can use that
標簽： CRC computer this file
上傳用戶：zhenyushaw
串口發(fā)送modbus協(xié)議CRC校驗低字節(jié)（若為查表所得數(shù)據(jù)為高字節(jié)，其實為CRC的低字節(jié)）
標簽： modbus CRC 字節(jié) 串口發(fā)送
上傳時間： 2013-12-12
上傳用戶：sjyy1001
Verilog HDL硬件描述語言，徐振林編著。pdf格式。
上傳時間： 2014-12-04
上傳用戶：tianyi223
這是我項目中使用的CRC算法的源碼，并且在單片機程序中使用了，由CRC16和CRC32兩種，以及兩種實現(xiàn)方法。非常實用。
標簽： CRC 項目 算法 源碼
上傳時間： 2014-01-18
上傳用戶：Breathe0125
利用EDA工具和硬件描述語言（HDL），根據(jù)產(chǎn)品的特定要求設(shè)計性能價格比高的片上系統(tǒng)，是目前國際上廣泛使用的方法。與傳統(tǒng)的設(shè)計方法不同，在設(shè)計開始階段并不一定需要具體的單片微控制器（MCU）和開發(fā)系統(tǒng)(仿真器)以及帶有外圍電路的線路板來進行調(diào)試，所需要的只是由集成電路制造廠家提供的用HDL描述的MCU核和各種外圍器件的HDL模塊。設(shè)計人員在EDA工具提供的虛擬環(huán)境下，不但可以編寫和調(diào)試匯編程序，也可以用HDL設(shè)計、仿真和調(diào)試具有自己特色的快速算法電路和接口，并通過綜合和布線工具自動轉(zhuǎn)換為電路結(jié)構(gòu)，與制造廠家的單元庫、宏庫及硬核對應(yīng)起來，通過仿真驗證后，即可投片制成專用的片上系統(tǒng)（SOC)集成電路。
標簽： EDA HDL 硬件描述語言
上傳時間： 2015-09-05
上傳用戶：cmc_68289287
單片機的CRC C51源程序。本程序采用查表法，提高單片機運算速度。
標簽： CRC C51 單片機 源程序
上傳時間： 2014-02-12
上傳用戶：wangdean1101
verilog HDL 編寫的PWM，是初學(xué)CPLD者入門Z資源，epm7128stc100-10
標簽： verilog HDL PWM 編寫
上傳用戶：gdgzhym
32位crc校驗碼的生成和校驗過程，可以作為測試程序使用。
標簽： crc 校驗碼 過程
上傳時間： 2015-09-07
上傳用戶：腳趾頭
Verilog HDL硬件描述語言 01簡介.PDF 02HDL指南.PDF 03語言要素.PDF 04表達式.PDF 05門電平模型化.PDF 06用戶定義原語.PDF 07數(shù)據(jù)流模型化.PDF 08行為建模.PDF 09結(jié)構(gòu)建模.PDF 10其它論題.PDF 11驗證.PDF 12建模實例.PDF 13語法參考.PDF
標簽： HDL Verilog 模型
上傳時間： 2013-12-28
上傳用戶：Andy123456
蟲蟲下載站版權(quán)所有 京ICP備2021023401號-1
