基于Verilog-HDL的硬件電路的實現 9.6 脈沖高電平和低電平持續時間的測量與顯示 9.6.1 脈沖高電平和低電平持續時間測量的工作原理 9.6.2 高低電平持續時間測量模塊的設計與實現 9.6.3 改進型高低電平持續時間測量模塊的設計與實現 9.6.4 begin聲明語句的使用方法 9.6.5 initial語句和always語句的使用方法 9.6.6 時標信號發生模塊的設計與實現 9.6.7 脈沖高低電平持續時間測量的Verilog-HDL描述 9.6.8 脈沖高低電平持續時間測量的硬件實現
標簽： Verilog-HDL 低電平 9.6 時間測量
上傳時間： 2013-11-30
上傳用戶：chenlong
基于Verilog-HDL的硬件電路的實現 9.7 步進電機的控制 9.7.1 步進電機驅動的邏輯符號 9.7.2 步進電機驅動的時序圖 9.7.3 步進電機驅動的邏輯框圖 9.7.4 計數模塊的設計與實現 9.7.5 譯碼模塊的設計與實現 9.7.6 步進電機驅動的Verilog-HDL描述 9.7.7 編譯指令-"宏替換`define"的使用方法 9.7.8 編譯指令-"時間尺度`timescale"的使用方法 9.7.9 系統任務-"$finish"的使用方法 9.7.10 步進電機驅動的硬件實現
標簽： Verilog-HDL 步進電機驅動 9.7 硬件電路
上傳時間： 2014-01-23
上傳用戶：拔絲土豆
基于Verilog-HDL的硬件電路的實現 9.8 基于256點陣的漢字顯示 9.8.1 單個靜止漢字顯示的設計原理及其仿真實現 9.8.2 單個靜止漢字顯示的硬件實現 9.8.3 多個靜止漢字顯示的設計原理及其硬件實現 9.8.4 單個運動漢字顯示的設計原理及其硬件實現 9.8.5 多個運動漢字顯示的設計原理及其硬件實現
標簽： Verilog-HDL 漢字顯示 9.8 256
上傳時間： 2013-12-31
上傳用戶：l254587896
基本運算邏輯和它們的Verilog HDL模型
標簽： Verilog HDL 運算 模型
上傳時間： 2015-09-17
上傳用戶：qw12
pic MCU的HDL語言代碼，實現器件是Xilinx FPGA,經過驗證和測試
標簽： pic MCU HDL 語言
上傳時間： 2014-01-25
上傳用戶：shinesyh
原創VERILOG HDL 實現CACHE的操作，有需要請下載
標簽： VERILOG CACHE HDL 操作
上傳時間： 2015-09-20
上傳用戶：181992417
HDL實現的DES算法，及相關的Test bench激勵文件
標簽： HDL DES 算法
上傳時間： 2015-09-21
上傳用戶：sk5201314
crc-16 crc-8 crc-32各種CRC校驗C源代碼
標簽： crc CRC 16 32
上傳時間： 2014-01-24
上傳用戶：refent
CRC 循環冗余編碼原理及其代碼的一個資料對初學者有用，歡迎下載！
標簽： CRC 循環冗余 代碼 初學者
上傳時間： 2015-09-23
上傳用戶：yangbo69
verilog hdl編寫,六段流水線CPU.程序完整，功能強驚。分為多模塊編寫
標簽： verilog hdl CPU 編寫
上傳時間： 2013-12-10
上傳用戶：
蟲蟲下載站版權所有 京ICP備2021023401號-1
<table id="geqme"></table>
